(19)日本国特許庁(JP)

報(B2)

(11)特許出願公告番号

特公平6-66051

(24) (44)公告日 平成6年(1994)8月24日

(51)Int.Cl. ⁵		識別配号	庁内整理番号	FI	技術表示箇所
G06F	9/26	3 1 0	7230-5B		•
	9/22	360	7230-5B		

発明の数2(全26頁)

	·	
(21)出願番号	特顧昭58-229034	(71)出願人 99999999
* *		ハネイウエル・インフォメーション・シス
(22)出顧日	昭和58年(1983)12月3日	テムス・インコーポレーテッド
	· · · · · · · · · · · · · · · · · · ·	アメリカ合衆国ミネソタ州55408, ミネア
(85)公開番号	特開昭59-111542	ポリス, ハネイウエル・プラザ (番地な
(43)公開日	昭和59年(1984)6月27日	L)
	restance of the same	(72)発明者 ミン・テイー・ミユー
(31)優先権主張番号	446748	アメリカ合衆国マサチユーセツツ州01824
(32)優先日	1982年12月3日	チェルムスフォード・チェストナット・ヒ
(33)優先権主張国	米国(US)	ル・ロード 5
,		(74)代理人 弁理士 湯浅 恭三 (外3名)
審判番号	昭63-16572	
		審判の合職体
•		審判長 松尾 浩太郎
	•	審判官 大橋 隆夫
		審判官 岩崎 伸二
* 15. 15. 15.	•	
		最終頁に続く

プログラム・カウンタ・スタック方法およびネストされたサブルーチンと命令用の装置 (54) 【発明の名称】

【特許請求の範囲】

【請求項1】マイクロプログラム化された制御記憶装置 によって制御されるデータ処理装置において、前記制御 記憶装置はその記憶ユニットのアドレス可能記憶場所に 保持されたマイクロ命令の異なるシーケンスを実行し、 前記処理装置は前記記憶ユニットの複数のアドレスを保 持するためのプッシュダウンスタックを設けられ、前記 データ処理装置を制御して前記マイクロ命令のシーケン スから混合されたサブルーチン分岐と割込みサービス・ ルーチンへのエントリを可能にする装置を設け、該装置 が、。

実行中のルーチン/サブルーチンから特定されたサブル ーチンへの移行を示す第1のマイクロ命令の実行中に制 御されて、前記第1のマイクロ命令のアドレスを増分 し、該増分されたアドレスを前記スタックのトップにプ ッシュする装置と、

前記第1のマイクロ命令の実行中に前記装置が割込みに 応答することを禁止する装置と、

その間に割込みが生ずる第2のマイクロ命令の実行中に 制御されて、前記第2のマイクロ命令の実行中に得られ る次のアドレスを前記スタックのトップにプッシュし、 その最初のアドレスが前記割込みの種類によって決定さ れるマイクロ命令サービス・ルーチンへオペレーション を移行する装置と、

各サブルーチン及び前記サービス・ルーチン内の最後の マイクロ命令によって制御されて、前記スタックをポッ プアップし、前記スタックのトップから受け取ったアド レスを戻りアドレスとして用いて前記サブルーチン又は サービス・ルーチンへ入った前記ルーチン/サブルーチ ンに復帰する装置と、から成るシステム。

【請求項2】サブルーチン内の前記最後のマイクロ命令の実行と、割込みの発生の同時生起によって可能化されて前記スタックのポップアップを禁止する装置を更に含むことを特徴とする特許請求の範囲第1項記載のシステム。

【請求項3】サブルーチンおよび割込みサービス・ルー チンに対する移行を行う方法であって、

- (A) メモリー (24) から、サブルーチンへの分岐を 識別するルーチンの第1のマイクロ命令を生成し、
- (B) サブルーチンへの分岐を実行し、この分岐実行 10 ステップは、
- (a) 禁止可能な割込みの発生を禁止し、
- (b) 現アドレス・レジスタ (66) における前記第1 のマイクロ命令の現在のアドレスを増分装置 (64) に対 して転送し、
- (c) 前記現在のアドレスを増分し増分アドレスを形成し、
- (d) 戻りアドレスである前記増分アドレスをプッシュ・ダウン・スタック (70) の第1のレジスタ (71) に格納し、
- (e) 前記増分アドレスの格納と同時に前記プッシュ・ダウン・スタックにおいて1レベルだけ下の隣接するレジスタ (72,73,74) に対して以前の戻りアドレスを転送し、
- (f) もし中断状態の割込みが存在しないか、あるいは全ての中断状態の割込みが禁止されているならば、前 記第1のマイクロ命令における次のアドレスを次アドレ ス・レジスタ (63) に対して転送し、
- (g) 前記次アドレス・レジスタ (63) における前記 次のアドレスを前記現アドレス・レジスタ (66) に対し 30 て転送し、
- (h) 前記次アドレス・レジスタ (63) からの前記次 のアドレスを用いて、
- 前記メモリー (24) からサブルーチンの最初のマイクロ 命令である第2のマイクロ命令を生成することからな り、
- (C) 割込みサービス・ルーチンへの割込みを生じ、 此の割込み生成ステップは、
- (a) もし中断状態の禁止されない割込みが存在するならば、最も高い優先順位の禁止されない中断状態の割 40 込みのベクトル化された割込みアドレスを生成し、
- (b) もし割込みが禁止されなければ、前記のベクトル化された割込みアドレスを前記次アドレス・レジスタ (63) に対して転送し、
- (c) もし割込みが禁止されなければ、前記プッシュ・ダウン・スタックの前記第1のレジスタ (71) に対して前記戻りアドレスである現在のマイクロ命令からの次のアドレスを格納し、
- (d) 前記戻りアドレスの格納と同時に前記プッシュ・ダウン・スタック (70) において1レベルだけ下の隣 50

接するレジスタ (72,73,74) に対して以前の戻りアドレスを転送し、

- (e) 前記現アドレス・レジスタ (66) に対して前記 次アドレス・レジスタ (63) における前記ベクトル化さ れた割込みアドレスを転送し、
- (f) 前記次アドレス・レジスタ (63) からの前記ペクトル化された割込みアドレスを用いて前記メモリー
- (24) から第1の割込みサービス・ルーチンの最初のマイクロ命令である第3のマイクロ命令を生成することを含み、
- (D) 前記メモリー(24)から、前記サブルーチンまたは前記割込みからの戻りを識別するマイクロ命令を生成し、
- (E) 前記サブルーチンまたは割込みからの戻りを実行し、この戻り実行ステップは、
- (a) もし中断状態の割込みが存在しないか、あるいは全ての中断状態の割込みが禁止されているならば、前記プッシュ・ダウン・スタック (70) における前記第1のレジスタ (71) から前記次アドレス・レジスタ (63) に対して前記戻りアドレスを転送し、
 - (b) 前記次アドレス・レジスタ (63) に対する前記 戻りアドレスの前記転送と同時に前記プッシュ・ダウン ・スタック (70) において 1 レベルだけ上げて以前の戻 りアドレスを前記隣接するレジスタ (71,72,73) に対し て転送することを含むことを特徴とする方法。

【発明の詳細な説明】

本発明は、データ処理システムに関し、特にネストされたサブルーチンおよび割込みの実行を行うデータ処理システムに関する。

- データ処理システムにおいて実施される諸動作およびこれらの動作が生じる順序は、メモリーに格納されたプログラムにより記述される。実施されるべき一連の操作の各々を完全に規定するというプログラマーの負担を軽減するため、またデータ・プロセッサーの能力を更に十分に利用するため、1つのプログラムにおいて複数回要求されたり、あるいは他のプログラムにおいて使用することができる共通の関数が通常提供される。各々の共通関数は、あるシーケンスの命令を含むサブルーチンとして指定することができる。
- 0 サブルーチンは、多くの共通関数、例えば数学的近似操作を用いる三角関数に対して使用することができる。一連の操作を何回も替く代わりに、プログラマーはその操作を実行するただ1組の命令を書いて、これを何回も呼び出す。こうして、余弦(コサイン)のような三角関数の値を必要とする1つのルーチンの場合には、デジタル・データ・プロセッサーにおいて余弦サブルーチンに対する1つの分岐操作が実行される。

しばしば、1つのサブルーチンがその動作を完了するために別のサブルーチンを呼び出すことがある。このような状態が生じると、戻りアドレス、即ち分岐サブルーチ

ンからの次のアドレスがデータ・プロセッサーにより記憶されて再び呼び出されなければならないので、処理が複雑化する。このように、全プログラムの効率はデータ・プロセッサーにおける唯一の場所に特定の1つの関数を提供することによって強化されるが、時間的な配慮およびハードウエアおよび(または)空間の制約の両方の観点から種々のサブルーチンの呼び出しおよびこれからの戻しにおいて効率の低下が生じることがしばしば認められてきた。

従来技術において、サブルーチンに対する移行のための 10 多くの解決策が提供されている。1つの解決法は、サブ ルーチンの最初の場所への次の命令場所の移動を含むも のである。このような構成においては、最後のサブルー チン命令はこのサブルーチンの最初の場所をアクセスす る。この最初の場所は、次の命令(即ち、このサブルー チンに分岐した命令の次の命令) に対する戻しアドレス を含み、こうしてデータ・プロセッサがプログラムの順 次実施の継続を可能にする。この方法は、いくつかの移 行の取扱いが情況を複雑化させるため不利となる。例え ば、第1のサブルーチンからこの第1のサブルーチンを 20 使用する第2のサブルーチンへ諸動作を移行することが しばしば有利である。他の状態においては、第1のサブ ルーチンがそれ自体を再び呼出す場合に有利となること もある。このような移行は問題があり、しばしば修正を 行なうことなくあるいは命令数を増加することなく前述 の形式のデータ処理システムを用い達成することは不可 能である。第1のサブルーチンが最初に呼出される時、 主ルーチンにおける次のマイクロ命令のアドレスは最初 のサブルーチンの場所に対して転送される。この最初の サブルーチンが中間のルーチンによって再び呼出される 30 時、この中間のルーチンにおける次の命令のアドレスは 最初のサブルーチンにおける同じ場所に移動され、この ため元の内容を破壊することになる。その結果、最初の サブルーチンは中間のルーチンに戻ることはできるが、 主ルーチンへは戻ることができない。

第1または第2のサブルーチンが最初のサブルーチンを 再び呼出すことを可能にするデータ処理システムにおい ては、戻りアドレスを特定の記憶場所へ移動させるため 1つの命令が提供される。最後のサブルーチンの命令 は、この時、指定された記憶場所のアドレスを含むよう に変更される。このシステムは1つのサブルーチンが別 のサブルーチンを呼出すこと、即ち後者のサブルーチン をネストすることを可能にし、また部分的に完了したサブルーチンが他の目的のため順次使用されることを可能 にするが、各ネスト・レベルに対して1つの予約記憶場 所およびいくつかの命令が必要となる。ネストされた各 サブルーチンに対するこれらの記憶場所の数が増加する 程、制御回路の複雑さは増す。更に、最後のサブルーチン ン命令が各サブルーチン毎に適性な記憶場所をアドレス 指定するため修正されなければならないため、プログラ 50

ミングの複雑さはその度を増す。従って、この試みは、 ネスティング・レベル数が増加するに伴い益々厄介な状態となる。

別の形式のデータ処理システムは、前に実行されたサブルーチンまたはルーチンの戻りアドレスを記憶するためにメモリーにおける空白場所を使用する。サブルーチンの最後の命令は指定された記憶場所に対して分岐する。しかし、このシステムを実現するためには、一方が空白の記憶場所に対するポインタであり他方がレジスタのその時の値およびメモリー・アドレスを提供する2つのレジスタが必要となる。この形式のデータ処理装置は前述の問題のいくつかを克服するが、各々の新たなサブルーチンのレベルを表示するための、同時の比較的長い実行時間が必要な追加の命令を依然としてもたらす結果となる。

この問題の更に最近の解決法は、参考のため本文に引用 される米国特許第3,909,797号「ネストされたサプルー チンに対する制御ストア制御および後入れ先出しスタッ クを用いるデータ処理システム」において見出される。 本米国特許においては、データ処理システムは中央処理 サプシステムの順次動作を可能にするマイクロプログラ ム制御ストア装置を有する。本特許は、制御ストア装置 を制御するファームウエア内でプログラムされたサブル ーチンのネスティング方法について記載しているが、こ の発明の原理はソフトウエア・プログラムまたはファー ムウエア・マイクロプログラムに対しても等しく適用可 能である。制御ストア制御は、その時作動中のマイクロ プログラム・ルーチンの戻りアドレスの記憶を可能にす るためのマイクロ指令を介してマイクロプログラム・サ ブルーチンに対する分岐マイクロ命令を提供する。この マイクロ指令はまた、以前に記憶された戻りマイクロプ ログラム・アドレスが1レベルだけ下方に移動(プッシ コ) されるように後入れ先出しスタックを可能状態にす る。マイクロプログラム・サブルーチンの完了と同時 に、制御ストア装置は、マルチプレクサが後入れ先出し スタックの最上位に含まれる戻りアドレスを選定するこ とを可能にし、かつこれをシステムの現在アドレス・レ ジスタに対して提供するための分岐フィールドを提供す る。この分岐フィールドまたは、後入れ先出しスタック における前に記憶された戻りアドレスを 1レベルだけ上

プログラムの実行に対して非同期的に生じる事象に応答させるため、データ処理システムにおいて割込みが使用される。これらの非同期的事象は、データ処理システム 内の障害、もしくはデータ処理システムにより制御される諸装置の状態の変化である。例えば、データ処理システムの割込みによって、入出力(I/O)装置は、これがデータ処理システムによるアテンションまたはサービスを要求することを信号することができる。このような割込みは、I/O操作の完了またはメモリーのエラーの

ようなシステムの障害の発生を信号するため使用することもできる。サブルーチンの場合のように、割込みはプログラムのフローを転向させることができる。割込みの場合には、プログラムのフローは、割込みを生じた事象のタイプを取扱うようにプログラムされた割込みサービス・ルーチンに対して転向される。割込みサービス・ルーチンは、データ・プロセッサが割込みと同時に記憶した戻りアドレスにおいてプログラムの実行を再開させねばならない。

戻りアドレスを記憶するための1つの方法は、メモリー内の固定場所を割込みされたプログラムの戻りアドレスを記憶するてめに各タイプの割込み毎に割当てることである。この方法を用いて、割込みサービス・ルーチンが完了した時、ある特定の形式の割込みと関連する固定された記憶場所からデータ・プロセッサのプログラム・カウンタを再ロードすることができ、その割込みの発生の直前に実行中であったプログラムの実行を再開することができる。この方法は、割込みが行なわれたプログラムに戻すためにこのサービス・ルーチンが各割込み毎に異なる固定された記憶場所から割込み戻りアドレスを検索しなければならない故に、割込みサービス・ルーチンが容易に共通のプログラム命令を共用できないという短所を有する。

割込み戻りアドレスの取扱いに関する異なる試みは、参 考のため本文に引用された米国特許第4,340,933号「存 在しないメモリー・アドレスの集中検出法を有するデー タ処理システム」において見出される。 ファームウエア ・マイクロプログラムの実行に割込みを行なうハードウ エア割込みを取扱う本米国特許においては、マイクロプ 30 ログラムの戻りアドレスはある特殊なレジスタ(ハード ウエア割込み戻りアドレス・レジスタ)に記憶され、又 更に別のハードウエア割込みはマイクロプログラム・ハ ードウエア割込みサービス・ルーチンの完了まで阻止さ れる。以降の割込みの禁止は、前記のハードウエア割込 み戻りアドレス・レジスタに記憶された最初のマイクロ プログラムの戻りアドレスが第2のハードウエア割込み の発生によりその上に記憶されようとする第2の戻りア ドレスにより破壊されないことを保証するものである。 この方法は、1つの割込み戻りアドレス・レジスタから プログラム・カウンタを再ロードすることにより全ての 割込みサービス・ルーチンが割込みが行なわれたプログ ラムに対する実行を再開するので、割込みサービス・ル ーチンが共通のプログラム命令を共用することを可能に するが、依然として割込みおよびサブルーチンが容易に 共通のプログラム命令を共用できないという短所を有す るものである。

従って、必要とされるものは、共通かつ有効な方法においてサブルーチン呼出しのネステイングおよび割込みのサービス操作を可能にする戻りアドレスの記憶方法であ 50

る。

従って、本発明の主な目的は、サブルーチンへの移行および割込みが迅速化される改善されたデータ処理システムの提供にある。

8

| 本発明の別の目的は、サブルーチンへの分岐または非同期割込みに対する応答の際戻りアドレスを記憶し、また完了と同時に分岐されたサブルーチンまたは割込み応答ルーチンが戻りアドレスにおけるプログラムの実行の再開を自動的に可能にするための新規な改善されたシステムの提供にある。

本発明の他の目的は、ネストされたサブルーチンや割込みを利用するためのデータ処理および計算システムにおいて使用される、効率が良く、信頼性が高く、全体的な時間の節減をもたらす改善された手法の提供にある。

本発明は、特に頭轡の特許請求の範囲において規定されるものである。本発明の上記および他の目的および利点については、図面に関して以下の記述を照合することにより理解が得られよう。

前記の諸目的は、データ処理システムのマイクロプロセ ッサにおいてこのマイクロプロセッサの順次操作を可能 にする制御領域を提供することにより、その1つの操作 モードに従って本発明の一実施態様によって達成され る。この制御領域は、その時作動中のルーチンの戻りア ドレスを記憶することを可能にするためのマイクロ指令 を介して前記サブルーチンに対する分岐マイクロ命令を 提供する。前記マイクロ指令はまた、前に記憶された戻 りアドレスが1レベルだけ下方にプッシュされるよう。 に、後入れ先出しスタックを可能状態にする。前記制御 領域は更に、最高優先順位の禁止状態にない中断状態の 割込みと対応するベクトル化された割込みアドレスの生 成を行なう。これらのベクトル化された割込みアドレス は、その時のマイクロ命令により生成されたアドレスの 代りに次アドレス・レジスタに対して与えられ、その時 のマイクロ命令により生成されたアドレスは割込みの発 生と同時に1レベルだけ後入れ先出しスタックに対して プッシュされる。サブルーチンもしくは割込みサービス ・ルーチンの完了と同時に、制御領域は、マルチプレク サが制御領域における次のアドレス・レジスタに対して 与えられるべき後入れ先出しスタックの最上位に含まれ る戻りアドレスを選択することを可能にするためのアド レス・フィールドを提供する。前記後入れ先出しスタッ クの取り出し操作はまた、前に記憶された戻りアドレス を1レベルだけ上昇させる。サブルーチンまたは割込み サービス・ルーチンから戻る時もし割込みが生じるなら ば、後入れ先出しスタックが取り出し操作もしくはプッ シュ操作のいずれも行なわれないように、またベクトル 化されたアドレスが実行されるべき次のマイクロ命令の アドレスとして次アドレス・レジスタに対して与えられ るようにする装置もまた設けられる。望ましい実施態様 においては、後入れ先出しスタックはシフト・レジスタ

40

を用いて構成されている。

本発明のプロセスが実施される方法、および本発明の装置が構成される方法およびその操作モードについては、同じ照合番号がいくつかの図における類似の要素を識別する図面と共に、以下の詳細な記述に照合すれば最もよく理解することができよう。

本発明の背景の前記の論述は主としてソフトウエアおよびソフトウエア・ルーチンおよび割込みのネスティングに関するものであり、その原理はファームウエア・ルーチンおよび割込みに対して等しく適用することができる。本発明の以下の議論は、本発明がファームウエア・サブルーチンおよび割込みのネスティングにおいて使用するためマイクロプロセッサ内部で実施される望ましい実施態様に関するものである。

図面に関連して本発明の構造および作用についての記述に先立つて、説明の便のため、図面中に示される実施態様は4つのサブルーチンまたは割込みレベルのネスティングが可能であるように示されていることに注意されたい。しかし、無論、実施においては、使用されるハードウエアを適当に増加することにより4つより遥かに大きくすることもできることを理解されよう。あるいはまた、ハードウエアの拡張を行なう代りに、桁溢れ手法を用いることもできる。この場合は、4つ以上のサブルーチンまたは割込みレベルのネスティングを欲する場合においては、マイクロプロセッサは4つを越えるサブルーチンまたは割込みの取扱いのため他の構成の機構によることもできる。

図面に示された実施態様の構成は、ある回路構成において有効である。しかし、本発明を種々の形式のデータ・プロセッサに適用するため本発明の実施において他の論 30 理構成を使用することも可能であることが理解されよう。従って、本発明は図面に示された特定の構成に限定することを意図するものではない。

次に図面によれば、第1図は、本発明のネストされたサブルーチンおよび割込み構成を用いることができるシステム全体を示している。特に、第1図は、主記憶装置サブシステム10と、中央演算処理装置(CPU)20と、入出力(I/O)装置40とを示している。主記憶装置サブシステム10は、3個の金属酸化物半導体モジュール12、14、16からなる。この3個のモジュールは、中央演算処理装置20と入出力装置40に対して主要バス26を介してインターフェースされている。主要バス26は、全てのメモリー・モジュールおよび入出力装置に対するアクセスおよび制御を提供する能力を与える。

中央演算処理装置20は、固定された長さのフィールドおよび変更可能な長さのフィールドについて操作するワード指向の命令を実行する。中央演算処理装置における情報の基本単位は、2つの8ビットのバイトからなる16ビット・ワードである。これら情報ワードは、命令、または固定小数点もしくは浮動小数点のオペランドに対して 50

1つ、2つまたは4つのグループにおいて使用される。 バイトまた10進数または英数字のデータとして可変長さ フィールドにおいても使用される。

10

CPU20は、マイクロプロセッサ30と、モニター・ロジッ ク22と、読出し専用記録装置 (ROS) 24とからなってい る。マイクロプロセッサ30は、望ましい実施態様におい てROS24に含まれる48ビットの外部ファームウエアのマ イクロ命令ワードにより駆動される、算術演算、論理演 算および制御操作が可能な16ビットのNMOSチップであ る。マイクロプロセッサ30の構成は、CPU20の16ビット のソフトウエア命令のレパートリの実行を可能にする。 マイクロプロセッサ30は、全体のシステム設計を容易に するため入出力(I/O)および記憶操作を直接制御す るように構成されている。マイクロプロセッサ30の構成 は、48ビットのマイクロ命令ワード当り12個までの同時 のマイクロ演算を可能にする真の水平マイクロプログラ ミンを行なう48ビットの外部のファームウエアのマイク 口命令の使用によって比較的大きな制御および統合を可 能にする。マイクロプロセッサ30の構成はまた、ファー ムウエア・マイクロプログラム・ルーチンに対するベク トルの生成を行なう8つの外部のハードウエア割込みを 可能にすると共に、ファームウエアの制御下で取扱われ る5つの外部ソフトウエア割込みを可能にする。更に、 マイクロプロセッサ30は、モニター・ロジック22におい て生成され、ファームウエア内部で実施されるべき複雑 な分岐操作を可能にするマイクロプロセッサの制御城36 内のロジックによる複雑な検査分岐および主要分岐操作 によって検出され制御される10個の外部モニター・ピッ トを提供する。

マイクロプロセッサ30は、第1図に示されたような5つ の主な内部のハードウエアの論理領域からなる。この5 つの主な論理領域は、演算論理装置(ALU)を含むデー タ操作領域32、メモリー管理装置(MMU34)、制御領域3 6、プロセッサ・バス37および内部バス38である。 プロセッサ・バス37は、20本のアドレス/データ回線、 1つのメモリー・アドレス干渉回線および3つの汎用制 御回線からなっている。プロセッサ・バス37は主要バス 26と接続され、また主記憶装置10および入出力装置40に 対してアドレスを提供しかつ主記憶装置10および入出力 装置40に関してデータを送受するために使用される。 内部パス38は、マイクロプロセッサ・チップの他の4つ の領域間の通信のための主な経路である。内部バス38は 20ピット巾である。48ピットのマイクロ命令ワード内の 11個のマイクロopの制御下で内部パス38に対する情報の 12の提供源が存在する。ALUは、11個の指定されたマイ クロopがいずれも使用されなければ内部バス38に対する 省略時のソースとなる。

データ操作領域32は、データに関する算術演算および論理演算を行ない、メモリー・アドレス生成を行なう。データ操作領域32は、1つの標識レジスタ、種々の個別的

する。

レジスタ、レジスタ・ファイルおよび演算論理装置(AL U) およびシフト機構からなっている。これらの個別的 レジスタの1つは、CPUに対する20ピットのメモリー・ アドレス・レジスタとして使用される。このプログラム ・カウンタは、中央演算処理装置20により実行中のソフ トウエア命令の20ビットのメモリー・アドレスを保有す る。レジスタ・ファイルは、7つの16ビットのソフトウ エア・アドレス指定可能なデータ・アドレス・レジス タ、7つのソフトウエア・アドレス指定可能な基底レジ スタ、およびその全てがCPU20により実行されつつある ソフトウエア・プログラムと関連する他の種々のレジス タを含む。このレジスタ・ファイルまたは、ファームウ エア操作中情報を一時的に記憶するための、ROS24から のファームウエア・プログラムによって使用される種々 の作業レジスタを保有する。シフト機構は、16ピットま たは32ビットのオペランドに関して種々のシフト操作 (即ち、開閉、演算論理、左側右側)を行なう能力に使 用される。

マイクロプロセッサ30の制御領域36は、3つの領域、即 ち、制御のための入力ラッチ、検査可能なレジスタおよ 20 び次のアドレス生成の領域に論理的に分割されている。 制御領域36については、第2図に関して以下に更に詳細 に記述する。

マイクロプロセッサ30のMMU34の部分は、主として下記 のものからなっている。即ち、1つのレジスタ・ファイ ル、ペース再配置用の12ピット・アドレス、メモリー・ セグメントの大きさを検査する1つの9ビットコンパレ ータ、あるセグメントに対するアクセス権を評価するい くつかの2ビットのリンゴ・コンパレータ、および潜在 的なメモリーの干渉を表示する記憶フリップフロップで 30 S) 24を示している。 ある。CPUが生成したメモリー・アドレス・サイクルの 間、MMU34は、内部パス38により与えられるセグメント 番号、プロック番号およびオフセット値を含むソフトウ エアの論理アドレスをプロセッサ・バス37にみちびか れ、更に主要バス26を介して主記憶装置10に対して与え られる物理的アドレスに翻訳する。

これまでの記述により理解できるように、CPU20は、そ の命令が主記憶装置10から取出されるソフトウエア・プ ログラを実行し、これもまた主記憶装置10に保有される データに関する演算処理操作を実施する。CPU20により 実行されるソフトウエア・プログラムは、ソフトウエア ・ビジブルである汎用レジスタおよび基底レジスタを操 作する能力を有し、その時のソフトウエア命令はプログ ラム・カウンタにより指示される。CPU20により実行中 のソフトウエアからビジブルであるこれらの汎用レジス タ、基底アドレス・レジスタおよびプログラム・カウン タは、マイクロプロセッサ30のデータ操作領域32内に物 理的に保有される。

第1図のCPU20の詳細な作用は、読出し専用記憶装置(R

OS) 24に記憶されたファームウエアのマイクロ命令の制

御下でマイクロプロセッサ30によって制御される。ROS2 4における各記憶場所はマイクロプロセッサの1つの機 械サイクルを制御するように解釈することができる。RO S24の各場所が読出される時、その内容は制御領域36に よって復号され、その結果マイクロプロセッサ30内部で 特殊な操作を惹起する。ROSの場所をグループ化するこ とにより、CPU20と関連する特殊な操作即ちソフトウエ ア命令を実施することができるファームウエア・マイク ロ命令シーケンスが得られる。各ソフトウエア命令が開 始されると、ソフトウエア命令の命令コード・フィール ド内のあるビットが用いられてROS24内に保有されるフ ァームウエア・マイクロ命令ルーチンの始動アドレスを 判定する。マイクロプロセッサ30により行なわれるソフ トウエアの命令復号によりセットまたはリセットされる あるフリップフロップのテストは、必要に応じてマイク ロプロセッサがROS24内部の更に特定のファームウエア

主要パス26に対しては、入出力装置40が接続されてい る。入出力コントローラ42は、周辺装置44から主要バス 26を介して主記憶装置10に対するデータ経路を完成する 入出力装置の部分である。 I/Oコントローラ42は、デ ータ転送をもたらす結果となる制御に加えて周辺装置の 指令が開始される経路を提供する。

・マイクロ命令シーケンスに対して分岐することを許容

次に第1図の制御領域36を更に詳細に示す第2図におい ては、制御領域36は別のロジックおよび回路を含むが、 本発明の目的のためにはこのロジックは第2図に示され るものに限定されている。第2図はまた、内部バス38

第2図においては、ブロックの右上隅部に隣接する数字 は、ブロックにより表わされるレジスタに含まれる情報 のピット数を表わす。

ROS24は、ファームウエアのマイクロ命令を保持するこ とができる読出し専用メモリー (ROS) 、またはランダ ム・アクセス・メモリー (RAM) または他のどんな形態 の記憶索子でもよい。ROS24は、中央演算処理装置の動 作を制御するため、特にCPU20のソフトウェア命令を実 行するためマイクロプロセッサ30により使用されるファ ームウエア・マイクロ命令(即ち、制御ワード)を保有 する。マイクロプロセッサの機械サイクル毎に、制御ワ ードがROS24から取出される。

ROS24は、この読出し専用記憶装置24から取出されるマ イクロ命令ワードを受取るROSデータ・レジスタ65に対 して接続されている。各マイクロ命令は、アドレス部分 および指令部分を有する。マイクロ命令ワードにおける アドレス部分は、マイクロプロセッサ30により実行され るべき次のマイクロ命令となる読出し専用記憶装置24か ら読出される次の場所のアドレスを識別する。マイクロ 命令の指令部分は、現在のマイクロ命令の実行の間マイ

クロプロセッサにより実施される操作を識別する。 マイクロ命令ワードのアドレス部分は、例えば望ましい 実施態様においてはマイクロ命令ワードのビット0乃至 12 (第3図参照) に保持される予め定められた数のピッ トに保持することができる。マイクロ命令の指数部分も また、例えば望ましい実施態様においてはマイクロ命令 ワードのピット13乃至47 (第3図参照) に保持される予 め定められた数のピットに保持することができる。この 指令部分は、更に、マイクロ命令の副指令を構成するい くつかのフィールドに分割することができる。

第3図に関してマイクロ命令ワードを更に詳細に記述す る前に、第2図の他の要素について記述する。モニター ・ロジック22はCPU20に関する状態情報を提供し、この 状態がファームウエアによりテストできるようにテスト ・フリップフロップ50にロードされる。モニター・ロジ ック22からの動的状態の情報の10ビットの保持に加え て、テスト・フリップフロップ50は種々のCPUの選択を 状態をサンプルする5つのビットを保持する。このCPU 選択ビットは、性格において静的と考えるべきで、特定 のハードウエアの選択がデータ処理システム内部に存在 20 するかどうかを表示する。更に、テスト・フリップフロ ップ50はファームウエアの制御下でセットまたはリセッ トされ、またはビットを転送させるため使用可能な4つ の制御フリップフロップを有する。これらの4つの制御 フリップフロップはファームウエアによりテスト可能で ある。また、ALUのビット16からの桁送りまたは桁溢れ があったかどうか、またはALUのビット20からの桁送り または桁溢れがあったかどうか、または内部パス38にお けるあるビットが0に等しいかどうか、等の如き動的状 態で各ファームウエア・サイクル毎にロードされる10個 の一時フリップフロップがテスト・フリップフロップ50 に存在する。これら10個の一時フリップフロップもまた ファームウエアによってテスト可能である。

Fレジスタ51は、内部バス38からロードされる16ビット の命令レジスタである。Fレジスタの全てのビットはフ ァームウエアによりテスト可能である。 Fレジスタ51の 下位の4ビットはまた、5ビットのカウンタであるFカ ウンタ52の下位の4ビットを構成する。 Fカウンタ52 は、内部バス38からロードすることができる5ビット・ カウンタである。Fカウンタ52は増進または減退させる ことができる。 Fカウンタ52の4つの下位のビットはま た、16ビットのマスクをファームウエアの制御下で内部 バス38に置くことができるように復号される。

ソフトウエア割込みが生じる5つの可能な条件がある。 これらの条件はソフトウエア割込みレジスタ53において ラッチされる。ソフトウエア割込みプリネット54は、こ れらの条件に優先順位を付して主分岐ロジック57に対す る入力用のベクトル化されたアドレスを生成する。 制御領域36の次アドレス生成部分55は、読出し専用記憶

装置 (ROS) 24の順次動作に必要なロジックを保有す

る。テスト分岐ロジック56は、ROSアドレス・レジスタ6 3に対する2通りの分岐アドレスを生じることができる6 4個のテスト条件をテストするために使用される。これ らの64個のテスト条件は、ファームウエアの制御下でテ スト分岐ロジック56のアドレス・マルチプレクサ1 60 に対する情報の1ビットの出力としてテスト可能であ

14

る。テスト分岐ロジック56に対する入力は、テスト・フ リップフロップ50、Fレジスタ51およびFカウンタ52に よって提供される。

10 主分岐ロジック57は、15個の主なテスト分岐マトリック スを与える。これらマトリックスに対する入力の大部分 はFレジウタ51からの(種々の組合せにおける)もので ある。他の入力は、テスト・フリップフロップ50のモニ ターおよび選択ビットからのものである。主分岐ロジッ ク57の出力側は、アドレス・マルチプレクサ1 60に対 して与えられるアドレス情報の4ビットである。

レジスタ58は、ハードウエア割込みを生じる10個の可能 な条件と対応する情報のビットを提供する。ハードウエ ア割込みプリネット59は、これらの10個の可能な条件に 優先順位を付して、これら10個の可能な条件の内の1つ が生じる時12ピットのベクトル化されたハードウエア割 込みアドレスを生じるためアドレス・マルチプレクサ2 62により使用される4ビットの出力を生じる。

アドレス・マルチプレクサ1 60の出力は、ROSアドレ ス・レジスタ63にロードれてROS24からの次のマイクロ 命令を取出すため使用される12ピットの形式的な次アド レスを与える。この12ビットのアドレスは、もしハード ウエア割込みが生じなければこの形式的な次アドレスだ けが次アドレスとして使用されるという意味において形 式的である。もし中断中のハードウエア割込みがないか あるいは中断中のハードウエア割込みがマイクロ命令ワ ード内の割込み禁止ビットのセットによって禁止されて いるならば、ハードウエア割込みは生じない。

(第3図におけるビット34参照)

アドレス・マルチプレクサ2 62は、マルチプレクサ1 60により生成される12ピットの形式的な次アドレス と、ハードウエア割込みプリネット59からの4ビットを 8つの先行する0ビットと組合せることにより形成され るベクトル化ハードウエア割込みアドレスとの間を選択 するため使用される。アドレス・マルチプレクサ2 62 の出力は、ROSアドレス・レジスタ (RAR) 63に対してロ ードされる12ピットの次アドレスである。RAR63の出力 は、ROS24から取出されるべき次のマイクロ命令のアド レスを提供するために使用される。RAR63の出力はまたR OSアドレス履歴レジスタ66に対する入力ともなる。 ROSアドレス履歴レジスタ66は、次マイクロ命令アドレ スが生成されてROSアドレス・レジスタ63に対して転送 されつつある間ROSデータ・レジスタ65に保有される現 在のマイクロ命令の実行の際早期に、ROSアドレス履歴 50 レジスタが現在のマイクロ命令のアドレスを保持するよ

うに設けられている。この現在のマイクロ命令アドレスは、もし現在のマイクロ命令がその使用を要求するならば、次のマイクロ命令アドレスの生成の際に使用される。ROSアドレス履歴レジスタ66からの現在のアドレスはまた、マイクロサブルーチンからの戻しアドレスとして増分構成64で増分された後に使用される。

増分機構64は、ROSアドレス履歴レジスタ66に保有され るアドレスを予め定めた数だけ (例えば、望ましい実施 態様においては1だけ)増分する。増分機構64は、PUSH マイクロ指令の間戻りマルチプレクサ6lを介して戻りア ドレス・スタック70のソースとして使用されることにな る12ビットの増分機構である。増分機構64の出力はま た、アドレス・マルチプレクサ1 60およびアドレス・ マルチプレクサ2 62を介してINCおよびINCKマイクロ 指令のためにRAR63に対して次のROSアドレス値を与える ためにも使用される。このINCマイクロ指令は1だけ増 分された現在のROSアドレスが次のROSアドレスとなるこ とを指定し、INCKマイクロ指令は現在のアドレス値プラー ス1が次のROSアドレス値となるべきこと、およびマイ クロ命令内の他の未使用のアドレス・フィールド・ビッ トにおいて指示される定数が内部パス38に置かれるべき ことを指定する。

戻りアドレス・スタック70は、サブルーチンおよびハー ドウエア割込みの戻りアドレスの格納のために使用され る4×12ピットの後入れ先出し (LIFO) アレーである。 戻りアドレス・スタック70はクリア期間中16進数001の 値に初期化され、その最下部の場所は各ポップ(戻し) マイクロ指令の間001 (16進数) にセットされる。PUSH マイクロ指令は、戻りアドレス・スタック70の最上位の ソースとして増分機構64の出力を用いる。ハードウエア 割込みは、戻りアドレス・スタック70の最上位のソース として形式的な次アドレスであるアドレス・マルチプレ クサ1 60の出力を用いる。増分機構64は、ROSデータ ・レジスタ65の次の指令部分の1つのサプフィールドが PUSHマイクロ指令を指定する時、戻りアドレス・スタッ ク70に対してROSアドレス履歴レジスタ66からの増分さ れたアドレス履歴を転送する。このPUSHマイクロ指令 は、マイクロプログラムのサブルーチンへの分岐の間実 行中のマイクロプログラムのマイクロ命令の戻りアドレ スの格納を可能にする。

PUSHマイクロ指令に応答して、増分機構64はROSアドレス履歴レジスタ66からの複数のレジスタ71乃至74からなる戻りアドレス・スタック70に対して増分された現在のROSアドレスを転送する。機能的には、戻りアドレス・スタック70は列状に配列された複数の作業レジスタから成る後入れ先出し記憶装置である。このスタックからの唯一の出力は、アドレス・マルチプレクサ1 60に対して接続された最上部のレジスタ71からである。戻りアドレス・スタック70に対する入力は最上部と最底部からのものだけである。1つのアドレス・がスタック70に対し50

16

てブッシュされる時、これはこのスタックに既にある他のアドレスが1つのレジスタだけ列の下方に下げられた後レジスタ71に行く。1つのアドレスが列から除去(ポップ・アップ)される時、これは最上部のレジスタ71からアドレス・マルチプレクサ1 60に与えられ、戻りアドレス・スタック70に格納された各アドレスは1つのハードウエア・レジスタだけ列の上方に移動する。このポップ操作の間、空白になる底部のレジスタ74はアドレスのデッキとして視ることが可能であるが、これにおいてはこのデッキとして視ることが可能であるが、これにおいてはこのデッキの最上部のカードを加除することによってのみ可能であり、また各カードがデッキの最上部から取り出される毎に予め定めたあるカード(16進数値001)がデッキの底部に対して加えられる。

このように、戻りアドレス・スタック70は、実行中のマ イクロプログラムがサブルーチンに対して分岐する時RO Sアドレス履歴レジスタ66から与えられる増分された現 在アドレスを格納する。更に、生じた特定のハードウエ ア割込みにより決定されるROS24内の予め定めた場所に 対してファームウエアの実行を誘導するハードウエア割 込みが生じる時は常に、戻りアドレス・スタック70はア ドレス・マルチプレクサ1 60により供給される形式的 た次アドレスを格納する。戻りアドレス・スタック70に - 格納されたこれらのアドレスは、マイクロプログラムサ ブルーチンへの分岐またはマイクロプログラム割込処理 ルーチンへの分岐が発生しなければすぐに実行されたは ずの、次のマイクロプログラムのステップを指示する。 マイクロプログラムのサブルーチンへの分岐が生じる 時、あるいはハードウエア割込みが生じる時これらのア ドレスが格納されるため、戻りアドレス・スタック70に おけるアドレスは、あるサブルーチンまたはハードウエ ア割込み取扱いルーチンにおける最後のマイクロ命令の 実行と同時に、このマイクロプログラムを適性なシーケ ンスに戻すことになる。このことは、以下に記述される 如き第4図を照合することにより更によく示されよう。 第3図は、望ましい実施態様のマイクロプロセッサ30の ファームウエアのマイクロ命令ワード・フィールドを示 している。このマイクロ命令ワードは、48ビット(ビッ ト0~47) からなっている。ビットO乃至12はROSアド レス・フィールドとして使用され、ビット13万至17はレ ジスタ・ファイルにおけるレジスタの選択のため使用さ れ、ビット18乃至22はALUの演算論理機能およびそのポ ートに対する入力の制御のため使用され、ピット23乃至 25はバス制御として使用され、ビット26乃至30はレジス タの変更フィールドとして使用され、ビット31乃至33は メモリー管理装置の制御用として使用され、ビット34は ハードウエア割込みの発生を禁止するため使用され、ビ ット35乃至47は特殊な制御フィールドとして使用され

特殊な制御フィールド (RDDTビット35乃至47) は、マイ クロ命令ファームウエア・ワードにおける他のフィール ドのあるものの変更および追加のため使用される。特殊 制御フィールドは、1つのマイクロサイクルの間に3つ までの同時のマイクロ指令を提供する。この特殊制御フ ィールドは、第3図に示されるように4つのサブフィー ルド (A乃至D) に分割される。このサブフィールドの いくつかの解釈は他のサブフィールドの内容に依存して

前記のマイクロ命令の48ピットは、マイクロ命令の実行 10 の開始においてROSデータ・レジスタ65に対してロード される。これら48のビットは、信号RDDT00乃至RDDT47と 呼ばれる。

ROSアドレス・フィールドは13ビット (RDDT00乃至RDDT1 2) を含みマイクロプログラム・シーケンスにおける次 のファームウエア・ステップのアドレスを生成するため 使用される。この次アドレスを生成するための方法は、 下表1に示される如くROSアドレス・フィールドの最初 の5つのビットにより規定される。即ち、

			~		
	RDD	TĽ,	,		•
0	1	2	3	4	動作内容
1	X	X	X.	X	飛越し
0	1	X	X	X	テスト分岐
0	0	1	X	X	主要分岐
0	0	0	1	X	定数により増分
.0	0	0	0	1	定数によらない増分
Λ	Λ	Λ	n	n	厚り(POPマイクロ指令)

マイクロ指令PUSHは、表1にリストされた最初の5つの 30 操作のいずれとも関連して使用することができる。この マイクロ命令PUSHは、飛越しまたは分岐のマイクロ指令 と組合せて使用される時、マイクロプログラマが分岐さ せられたサブルーチンの完了と同時に戻ることを欲する 戻りアドレスを戻りアドレス・スタック70に対して格納 させることを許容する。マイクロプログラムを書く人に よるこの戻りアドレスの格納を容易にするため、マイク ロ指令PUSHは増分機構64により1だけ増分されるROSア ドレス履歴レジスタ66の内容を戻りアドレス・スタック 70の最上部にプッシュする。そして戻り (POP) マイク 口指令は、マイクロプログラムのサブルーチンを呼んだ マイクロ命令の直後の場所に対して帰る、呼出されたサ ブルーチンの最後のファームウエアのステップとしてマ イクロプログラマにより使用されるのである。

表1において記述される6つの操作により規定される次 アドレスの生成に対する1つの例外は、ハードウエア割 込みのそれである。ハードウエア割込みが開始される と、次のROSアドレスが1つのハードウエア・ベクトル として与えられ、現在のファームウエア・ワードのROS アドレス・フィールドにより発生されるROSアドレス

18

が、戻りマルチプレクサ61の出力として選択されて戻り アドレス・スタック70に対してプッシュされるアドレス ・マルチプレクサ1 60の出力により戻りアドレス・ス タック70の最上部に置かれることになる。もし表1に示 される最初の5つの操作の内の1つと関連してマイクロ 指令PUSH(サブフィールドAおよびBの特殊なコーディ ングと関連してビットRDDT42乃至RDDT44における特殊な 制御フィールドCにより規定される如き)が使用される ならば、マイクロプログラマはまた、ハードウエア割込 みの発生の結果として実施される競合するブッシュ操作 を阻止するため、RDDTビット34を2進数1にすることに よってハードウエア割込みを禁止しなければならない。 ファームウエアのマイクロプログラム・シーケンスの完 了に先立って何時でもハードウエア割込みが(通常、外 部の非同期事象の発生により) 生じ得るため、ハードウ エア割込みの発生を許容するため特別な配慮が取られな ければならない。

表1に規定された6つの操作の分岐能力はページ分岐お よびパンク分岐操作と呼ばれる。ページはROS24内部の6 20 4個の連続する記憶場所として定義され、バンクはROS24 内の1024個の記憶場所(16ページ)として定義される。 テスト分岐操作に対する分岐の境界は、1つのページ内 のいずれかの場所に限定されている。主要分岐のための 分岐境界は1つのバンク内の任意の場所に限定される。 表1の残る4操作は、1つのパンクから他のパンクへの 分岐または増分操作が可能である。

飛越し操作は、ROS24の可能な4096の場所のどこかに対 する分岐を可能にする表1の唯一の次アドレス生成法で ある。これは、ROSアドレス・フィールド内で、実行さ れるべき次のファームウエア・マイクロ命令の12ビット の直接アドレスを提供することにより達成されるのであ

RRDTビットOが2進数1と等しい時、ROSデータ・レジ スタ65に保持される如きその時のROSデータ・ワード (ファームウエアのマイクロ命令) のRDDTビット1乃至 12は、無論介入するハードウエア割込みが生じないこと を仮定して、ファームウエアのマイクロプログラムにお ける次のアドレスとして、アドレス・マルチプレクサ1 60とアドレス・マルチプレクサ 2 62を介してROSア ドレス・レジスタ63に対し直接送られる。ハードウエア 割込みが生じる場合は、この形式的な次アドレスは戻り アドレス・スタック70の最上部に対してプッシュされ、 ハードウエア割込みプリネット59の4ビット出力に対し て8つの上位の2進数0のビットを連結することにより 生成されるハードウエア割込みベクトル・アドレスがア ドレス・マルチプレクサ2 62により出力される次のRO SアドレスとしてROSアドレス・レジスタ63に対してロー ドされることになる。

マイクロ指令PUSH(特別の制御フィールドCにより定義) 50 される如き) は飛越し操作と共に使用することができ

る。ハードウエア割込みの禁止ビットRDDT34は、マイク ロ指令PUSHが飛越し操作と関連して使用される時、ハー ドウエア割込みを禁止するため2進数1にセットされな ければならない。マイクロ指令PUSHの間、ROSアドレス 履歴レジスタ66に保持されている現在のROSアドレスは 1だけ増分され、RDDTビット1乃至12に指定される如き 次のアドレスがROSアドレス・レジスタ63に対してローー ドされる前に、戻りマルチプレクサ61によって戻りアド レス・スタック70の最上部に対してプッシュされる。 表1のテスト分岐操作は、ビット3乃至8においてROS アドレス・フィールドの一部として指定される64のテス ト条件の1つの結果を用いる2通りの分岐である。全て のテスト分岐は、その時のページ内の分岐に限定され る、即ちテストの結果として生成される次のROSアドレ スは常に (テストの結果、即ち真か偽であるかに従っ て)8つの場所だけ離れているがROSアドレス・レジス タ63による現在のアドレス(64の場所)内にある2つの 場所の内の1つとなる。即ち、テスト分岐の結果に従っ て、形式的な次のROSアドレス内のビット位置7、8、1 0、11および12に対してそれぞれ使用されるROSアドレス 20 ・フィールドのビット2、9、10、11および12からの6 つの下位のビットと(ROSアドレス履歴レジスタ66から の) 現在のROSアドレスから6つの上位ビットとを連結 したものにより決定された場所からの次のマイクロ命令 が取出されることになり、テストの結果(それぞれ真ま たは偽と対応する1または0)が形式的の次のROSアド レス内のビット位置9として使用される。

19

現在のファームウエア・マイクロ命令ワードにおけるビット 0 乃至13で特定されるテスト分岐の結果として生成された前述の如きビットからなること形式的な次ROSアドレスは、介入するハードウエア割込みが生じなければ次のROSアドレスとなる。ハードウエアの割込みが生じれば、このアドレスは戻りアドレス・スタック70の最上部に置かれ、生成されたハードウエア割込みベクトル・アドレスがこれをROSアドレス・レジスタ63における次のROSアドレスの内容として置換する。

マイクロ指令PUSHはまたテスト分岐操作と共に使用することができる。前述の如く、ハードウエア割込みは、マイクロ指令PUSHが用いれるならば(RDDTビット34を2進数1に等しくセットすることにより)禁止されなければ40ならない。もしマイクロ指令PUSHがテスト分岐操作と関連して用いられるならば、(ROSアドレス履歴レジスタ66からの)テスト分岐マイクロ命令のアドレスであるその時のRSアドレスを1増分したものが戻りアドレス・スタック70の最上部に置かれ、マイクロ指令はテスト分岐ロジック56の出力により決定される形式的な次アドレスに対して分岐することになる。

主要分岐操作は、ビット5乃至8におけるROSアドレス・フィールドの一部として指定される15のテスト・グループの結果を用いる16通りの分岐である。全ての主要分 50

岐はその時のバンク(1024の場所)内の分岐に限定される。即ち、主要分岐テストの結果として生成される形式的な次のROSアドレスは(主要分岐マトリックスの出力に従って)常に16の場所の内の1つにあり、離散状態であるがバンク(1024の場所)内にある16の場所はその時ROSアドレス履歴レジスタ66によりアドレス指定される。形式的な次のROSアドレスは現在のROSアドレスにおけるビット0および1を取り、これらを形式的な次のROSアドレスにおけるビット0および1として用い、またROSアドレス・フィールドからビット3、4、9、10、11および12を取りこれらをそれぞれ形式的な次のROSアドレスにおけるビット2、3、8、9、10および11として用いることによって生成される。更に、形式的な次のROSアドレスにおけるビット14万至7は、主要分岐ロジック57による4ビット出力により決定される。

20

前述の如くROSデータ・レジスタ65に保有される現在のファームウエアマイクロ命令ワードのビット 0 乃至12に指定された主要分岐操作の結果として生成される形式的な次のROSアドレスは、介入するハードウエア割込み出力が生じなければ次のROSアドレスである。ハードウエア割込みが生じれば、この新たに生成された形式的な次のROSアドレスは戻りアドレス・スタック70の最上部に置かれ、生成されたハードウエア割込みベクトル・アドレスがこれをRAR63における次のROSアドレスとして置換する。

テスト分岐操作の場所におけるように、マイクロ指令PU SHは主分岐操作と共に使用することができる。再び前に示したように、ハードウエア割込みはビットRDDT34を2進数1にセットすることにより禁止されなければならない。もしマイクロ指令PUSHが主分岐操作と関連して使用されるならば、主分岐マイクロ命令自体の(ROSアドレス履歴レジスタ66からの)アドレスである現在のROSアドレスプラス1は戻りアドレス・スタック70の最上部に置かれることになり、マイクロプログラムは主分岐ロジック57の出力により決定される形式的な次のアドレスに対して分岐することになる。

現在のマイクロ命令のROSアドレス・フィールド(13ピットのフィールドのビット 0 乃至 3)において指定される如き定数による増分操作(マイクロ指令INCK)は、ROSアドレス履歴レジスタ66の現在の値を 1 だけ増分して次のマイクロサイクルに対してROSアドレス・レジウタに置かせる。この次アドレスの生成に加えて、残る 9 ピット(RDDTビット 4 乃至12)は、その時のマイクロサイクルの間20ピット巾の内側パス38に対して8 ビットの定数プラス充填数を生じるために使用される。

定数による増分マイクロ指令があるマイクロ命令のROSアドレス・フィールドにおいて指定される時、ROSアドレス履歴レジスタ66に含まれるその時のROSアドレスは増分機構64により増分され、その結果は、アドレス・マルチプレクサ1 60およびアドレス・マルチプレクサ2

30

22

62を介してROSアドレス・レジスタ63に対して戻される。もしハードウエア割込みが生じるならば、この新たに生成された次のアドレスは戻りマルチプレクサ61を介して戻りアドレス・スタック70の最上部に置かれ、ハードウエアが生成した割込みベクトル・アドレスは次のROSアドレスとして使用されるようにROSアドレス・レジスタ63に置かれることになる。副指令PUSHは増分操作と共に使用することができる。全ての副指令PUSHにおける如く、副指令PUSHが増分操作と関連して使用される時、ハードウエア割込みはRDDTビット34を2し進数1にセット10することにより禁止されなければならない。もしマイクロ指令PUSHが増分操作と関連して使用されるならば、次のROSアドレスになることに加えて、1だけ増分された現在のROSアドレスが戻りアドレス・スタック70の最上部に置かれることになる。

マイクロ命令のROSアドレス・フィールドにおいて指定される如き増分操作(INC)副指令は、定数が内側バス38に対して生成されないことを除いて、定数による増分(マイクロ指令INCK)のための前述のものと同じ操作を開始する。

戻り操作(マイクロ指令POP)は、戻りアドレス・スタ ック70の最上部の内容を次のマイクロサイクルに対する ROSアドレスとして使用されるようにアドレス・マルチ プレクサ1 60とアドレス・マルチプレクサ2 62を介 してROSアドレス・レジスタ63にロードさせる。更に、0 01 (16進数) のROSアドレスが、戻りアドレス・スタッ ク70が1つの場所だけポップ操作される毎に、レジスタ 74に対するスタックの底部にロードされる。ROSアドレ ス1による戻りアドレス・スタック70の底部へのローデ ィングは、スタックの過剰ポップ操作の場合を検出する ため用いられる。このスタックの過剰ポップ操作は、RO S場所1において開始するマイクロプログラムのエラー ・シーケンスに対してマイクロプロセッサが誘導される 結果となる。戻り操作(マイクロ指令POP)はROSアドレ ス・フィールドのピット0乃至4により完全に指定され るため、ROSアドレス・フィールドのビット5乃至12は 戻り操作の一部としては未使用である。

戻り操作がROSアドレス・フィールドのビット0万至4において指定される時、介入するハードウエア割込みが生じなければ、ROSアドレス・レジスタ63は戻りアドレ 40ス・スタックの最上部の内容を受取る。ハードウエアの割込みが生じる場合には、戻り(即ちポップ)操作は実際上バイパスもしくは打消されることになる。戻り操作の間にハードウエア割込みが生じる時のスタックのポップ操作のこの取消しは、戻りアドレス・スタック70の最上部からの戻りアドレスのポップ操作、および即時に同じマイクロサイクル以内にこれを戻りアドレス・スタック70の最上部に対してブッシュ・バックする操作と論理的に相当である。これは、使用される戻りアドレス・スタックがマイクロプログラムのサブルーチン呼出しおよ 50

びハードウエアの割込みの両操作のための戻りアドレスを含むことを許容する戻り操作の間にハードウエア割込みが生じる時の戻りアドレス・スタック70のポップ操作の取消しまたはバイパスである。

ハードウエア割込みルーチンのための戻りアドレスの格 納と関連するスタックに対するプッシュ操作に、マイク ロプログラム・サブルーチンから戻る時またはハードウ エア割込みサービス・ルーチンの完了と同時にスタック において実施されるポップ操作を取消させることによ り、戻りアドレス・スタック77は反対方向に同時に移動 すること、あるいは1つのマイクロサイクルの間に最初 にポップ・アップ操作を次いでプッシュ・ダウンするこ とが可能である必要はない。反対方向のこの同時の運動 が阻止される方法(即ち、プッシュ操作がポップ操作を 取消す方法)については、以下において第5図に関して 更に詳細に説明することにする。以下の第4図の議論に おいて判るように、ハードウエア割込みの発生と関連す るプッシュ操作の発生による戻り操作と関連するスタッ クのポップ操作のこのような取消しは、ハードウエアの 割込みルーチンがそのマイクロプログラムされた割込み サービス・ルーチンにおける最後のステップとして戻り 操作を実施することになるため、マイクロプログラム内 の制御のフローに悪影響を及ぼすことはない。

特別の制御フィールド (RDDT35乃至47) において符号化されるマイクロ指令PUSHは、望ましい実施態様におけるマイクロプロセッサ30内の結果が指定されないため、ROSアドレス・フィールド (RDDTバス O 乃至12) 内で符号化される戻り操作と共に同じマイクロ命令において使用されてはならない。

前述の如く、ハードウエア割込みは固定されたROSアドレスに対して分岐を強制する。このROSアドレスは、レジスタ58からの入力として種々のエラー信号および割込み要求を有する優先順位回路網(プリネット59)により決定される。ハードウエア割込みは、次のファームウエアが生じるROSアドレスを戻りアドレス・スタック70の最上部にプッシュさせる。次のROSアドレスが戻りマイクロ指令を介して戻りアドレス・スタックから生じたものであれば、戻りアドレス・スタック70のポップ操作が禁止される。マイクロ指令PUSH自体と関連する第1のプッシュ操作と、ハードウエア割込みのための戻りアドレスの保存と関連する第2のプッシュ操作であるスタックを二重にプッシュする要求を阻止するためマイクロ操作PUSHが行なわれる時は常にハードウエア割込みは禁止されなければならない。

ハードウエア割込み禁止フィールド (RDDTビット34) が 2進数1である時、ハードウエア割込みは禁止され、非 エラー条件のハードウエア割込み (メモリーリフレッシュおよびデータ要求と関連する如き) が禁止される (現 在のマイクロ命令の実行および次のマイクロ命令の実行間に介入しないように阻止される)。プリネット59に対

するハードウエア・エラー条件入力(システム・クリア、存在しない資源へのアクセスの試み、アクセスの干渉、またはメモリー・パリティ・エラーの如き)はRDDTビット34の制御下にはなく、任意の2つのマイクロサイクル間に介入することができる。これらのエラー条件と関連するハードウエア割込みは禁止できないこと、従ってマイクロ指令PUSHを含むマイクロ命令の間に生じ得ることは、これらの禁止できないエラー条件と関連するハードウエア割込みサービス・ルーチンが終りに戻り操作を行なわないため、また従って戻りアドレス・スタック70の内容が有効であるかどうかには依存しないため、問題を生じることはない。RDDTビット34が2進数0である時は、全てのハードウエアを割込みが許容される。

第4図は、100により示される如きマイクロプログラム における主ルーチンを形成するファームウエアのマイク 口命令シーケンスである。主ルーチン100はそれ自体主 なマイクロプログラム・ルーチンまたはマイクロサブブ ログラム・ルーチンであり、ある機能を実施するよう構 成されたマイクロ命令の共通のシーケンスである。マイ クロ命令のどの共通シーケンスに対する分岐でも実施す 20 ることができることが望ましい。事例の目的のために は、第1のレベルのサブールーチンとして102で示され るものと第2のレベルのサブルーチンとして104で示さ れるものの2つのマイクロサブルーチンが示されてい る。これらのサプールーチンへの分岐操作はルーチンま たはサブルーチンにおけるどの場所でも生じることがで きる。更に、マイクロルーチン100およびその関連する マイクロサブルーチンのどれかの実行中に生じるどんな ハードウエア割込みでも処理するためハードウエア割込 みサービス・ルーチンを実施することができることが望 30 ましい。事例の目的のためには、第1のハードウエア割 込みサービス・ルーチンとしては106で、また第2のハ ードウエア割込みサービス・ルーチンとしては108で示 される2つのハードウエア割込みサービス・ルーチンが 示される。第4図においては、マイクロプログラムにお ける矩形状のプロックがマイクロ命令を示している。マ イクロ命令の内容は、ROSデータ・レジスタ65に保有さ れる如きROS24の出力により表示される。

第4図においては、第1のレベルのサブルーチンに対する飛越しを決定するマイクロ命令がマイクロ命令Pにお 40いて見出される。このマイクロ命令は、マイクロ命令Qに対する条件付きまたは無条件分岐を有するROSアドレス・フィールド、およびハードウエア割込みを禁止するためセットされるハードウエア割込みピットと共にマイクロ指令PUSHを表示する特別な制御フィールドとからなる。マイクロ命令Qに分岐し、戻りアドレスをプッシュし、ハードウエア割込みを禁止するこのファームウエアのマイクロ命令は、矩形状ブロックPに示されている。このマイクロ命令がマイクロプログラムの順次実行中に読出された時、以降の諸操作が生じる。マイクロ命令の 50

ROSアドレス・フィールドは、分岐操作が実施されるこ とを表示する。この特別な制御フィールドは、ROSアド レス履歴レジスタ66における現在のROSアドレスが増分 機構64により増分されて、戻しマルチプレクサ61を介し て戻りアドレス・スタック70の最上部にプッシュされる べきことを表示する。これはROSアドレス履歴レジスタ6 6の内容を取る増分機構64により構成されるが、このレ ジスタはこの時点において命令PのROSアドレスを保有 し、これを1だけ増分して、その結果増分機構64の出力 は命令 (P+1) と関連するアドレスとなり、これを戻 りマルチプレクサ61を介してレジスタ71である戻りアド レス・スタック70の最上部のレジスタに格納する。この ように、この時点においては、レジスタ71はアドレス (P+1) を保有することになる。ROS24のアドレスP に常駐するこのマイクロ命令はまた、場所Pにおけるこ のマイクロ命令の実行と場所Qにおけるマイクロ命令で ある第1のレベルのサブルーチンの最初の命令との間に おけるハードウエア割込みの発生を禁止するようセット されたハードウエア割込みピットを有する。

場所Qにおいて示される如き分岐の発生に続いて、マイ クロサブルーチンの通常のシーケンス動作が生じる。も し第1のレベルのサブルーチン102が矩形状のブロック Rに示される如き別のサブルーチンを要求するならば、 もう1つのマイクロサブルーチンへの別の分岐が実行さ れる。このようにして、命令Pにおいて生じるものと同 じステップは、第1のレベルのサブルーチン102が第2 のレベルのサブルーチン104に対して分岐する時命令R についても打倒する。こうして、命令Rにおいて、条件 付きまたは無条件分岐がROS24のアドレスSにおいて開 始する第2のレベルのサブルーチン104に対して実施さ れる。命令Rが実行される時、ROSアドレス履歴レジス タ66における現在のROSアドレスが増分機構64により1 だけ増分され、戻りアドレス・スタック70に対して転送 されて最上部のレジスタ71に保持され、レジスタ71の前 の内容はレジスタ72にプッシュ・ダウンされる。このよ うに、マイクロプログラムの実行におけるこの時点にお いては、レジスタ71はアドレス(R+1)を含み、レジ スタ72はアドレス (P+1) を含んでいる。アドレス

(R+1) は第2のレベルのサブルーチンがその完了と同時に戻るべき第1のレベルのサブルーチン内の命令であり、またアドレス『(P+1) は第1のレベルのサブルーチンがその完了と同時に戻るべき主レーチン内のアドレスである。場所Rにおけるマイクロ命令のROSアドレス・フィールドは、マイクロプログラムを矩形ブロック(マイクロ命令) Sに対して分岐させることになる値を有する。

第4図に示されるように、第1のハードウエア割込みは 矩形プロックRと関連するマイクロ命令の実行中中断状態となる。この第1の割込みは、ハードウエア割込み禁止ビット (RDDTビット34) を2進数1と等しくなるよう にセットすることにより禁止することができる形式のものであり、従ってこのハードウエア割込みはマイクロ命令Rに続くファームウエアの通常のフローを転向させることは許されない。従って、マイクロ命令Rの実行の完了と同時に、場所Sへの分岐は完了し、矩形ブロックSと関連するマイクロ命令が実行されることになる。もし第1の割込みがエラー割込み形式のものであったならば、ハードウエア割込みはマイクロ命令Rの完了と同時に生じることになり、マイクロプログラムの実行のフローはハードウエアのエラー割込みと関連する場所に対し10て誘導されることになる。

25

マイクロ命令Sの実行中、ROS24から取出されるべき次で のマイクロ命令のROSアドレスが第4図の説明から判る ように取得される。ファームウエアの実行を場所Vにお いて開始する第1のサービス・ルーチン106に対して誘 導するハードウエア割込みの発生がなければ、通常の次 のアドレスは (S+1) である。このアドレスは、ROS データ・レジスタ65におけるROSアドレス・フィールド 内のピットがテスト分岐ロジック56または主分岐ロジッ ク57からのビットの付加を行なうかどうかに拘らずアド 20 レス・マルチプレクサ1 60を介して多重化されること になる飛越しもしくは分岐操作のいずれかをも表示する ことができる、ROSデータ・レジスタ65に含まれるマイ クロ命令SのROSアドレス・フィールドを使用すること によって決定される。あるいはまた、もし増分操作がマ イクロ命令 S.のROSアドレス・フィールド内に表示され ているならば、ROSアドレス履歴レジスタ66の内容が増 分機構64により1だけ増分されることになり、12ビット の出力がマルチプレクサ1 60を介して多重化されるこ とになる。いずれにしても、アドレス・マルチプレクサ 30 1 60の出力はアドレス(S+1)となる。

マイクロ命令Sは割込みを禁止せず、前述のようにハー ドウエア割込みが中断されているため、アドレス・マル チプレクサ1 60の出力は戻しマルチプレクサ61を介し て多重化されて戻りアドレス・スタック70の最上部のレ ジスタ71に対してプッシュされ、アドレス (P+1) は レジスタ72からレジスタ73に対してプッシュされ、アド レス (R+1) はレジスタ71からレジスタ72に対してプ ッシュされる。同時に、アドレス・マルチプレクサ2 62はプリネット59の出力を介して多重化され、第1のハ 40 ードウエア割込みと関連するアドレスがROSアドレス・ レジスタ63に入力され、それによってROSアドレス・レ ジスタ63が矩形プロックVと関連するアドレスを保有 し、マイクロ命令がROS24から取出される。マイクロ命 令Sの実行の完了と同時に、マイクロ命令VがROS24か ら取出されてROSデータ・レジスタ65において復号およ び実行のため使用できるようになる。

マイクロ命令V乃至Xを含む第1のハードウエア割込み サービス・ルーチン106の実行について記述する前に、 もしマイクロ命令Rがハードウエア割込み禁止マイクロ 50

指令を含まなければ、その実行中、マイクロプログラム の適正な実行シーケンスを保存するため戻りアドレス・ スタック70の二重プッシュ操作が必要とされる状態が生 じる。即ち、増分機構64により出力される戻りマルチプ レクサ6lに対するアドレス (R+1) と、戻りマルチプ レクサ61を介してアドレス・マルチプレクサ1 60によ り出力される次のアドレスSは両方共戻りアドレス・ス タック70に対してプッシュされなければならない。二重 プッシュ操作は単一のマイクロサイクルの実行中に可能 でないため、ハードウエア割込みの禁止が必要となる。 もしマイクロ命令Rの実行中に中断状態となる第1の割 込みがハードウエア禁止ビット34のセットにより禁止可 能でないハードウエアのエラー割込みであった場合、マ イクロ命令Rが実行された後マイクロプロセッサはマイ クロ命令Vに分岐することになり、第1のハードウエア 割込みサービス・ルーチンがマイクロ命令Sの実行の介 入なしに開始する。しかしこの場合は、第1のハードウ エア・サービス106は、ハードウエア・エラー割込みと 関連するサービス・ルーチンがポップ操作と共に終了し ないという点で第4図に示されたものとは異なることに なる。その代り、これらのシステムのいくつかの再初期 化機能を行なった後に予め定めた点に分岐することによ り終了する。これらのハードウエア・エラー割込みは、 ポップ操作が割込みが行なわれたマイクロプグラムの実 行を再開する意図を表示する故に、ポップ操作は行なわ ない。禁止可能でないこれらのハードウエア・エラー は、それからの回復を行なうことができる形式のもので はなく、従って割込み点への制御の戻しは行なわない。 次にマイクロ命令V乃至Xを含む第1のハードウエア・ サービス・ルーチン106に戻ると、命令VおよびW、お よびその間の全ての命令がその内部にハードウエア割込 み禁止マイクロコード(即ち、ビット34は2進数1にセ ットされる)を有することが判る。あるハードウエア割 込みサービス・ルーチンの最後の (POP) マイクロ命令 を除く全てのマイクロ命令の間ハードウエア割込みの発 生を禁止することにより、マイクロプログラマは、第2 の即ち後続のハードウエア割込みの発生が第1のハード ウエア割込みの処理に対する割込みを行わないことを保 証する。このことは、1つのマイクロ命令により開始さ れる、時間に依存するどのシーケンスも、開始および終 了マイクロ命令間の時間を延長する一切の介入ハードウ エア割込みを行なうことなく後続のマイクロ命令により 完了することができることを保証する。これはまた、望 ましい実施態様において、戻りアドレス・スタックが僅 かに4つの階層しかないため、スタックの3のレベルは マイクロプログラムのサブルーチンの呼出しのため使用 でき、また第4のレベルはハードウエア割込みが1階層 以上にネストされる可能性なしにハードウエア割込みの ため留保することができるという利点を有する。第2図 におけるロジックが実際にハードウエア割込みのネステ

.40

ィングを許容すること、またもしスタックがその階層を 超えることなく全てのハードウエア割込みが生じること を許容するに充分な階層を有し、許容されるマイクロプ ログラム・サブルーチン呼出しの最大ネスティング深さ であるならば、ハードウエア割込みサービス・ルーチン の間のこのような割込みの禁止は必要でなくなる(ハー ドウエア割込みがそれ自体に割込まないという前提に基

づいて)ことが判るであろう。

第1のハードウエア割込みサービス・ルーチン106の実 行中、マイクロ命令V乃至Wは割込みされることなく順 10 次実行される。マイクロ命令Xは、マイクロ命令Wに禁 止マイクロ指令が存在するので割込みなしにマイクロ命 令Wの実行に続く。マイクロ命令 V 乃至Wは1NH(禁 止) マイクロ指令に加えて生じた特定のハードウエア割 込みのサービスと関連する諸操作を実施する他のマイク 口指令を含むことが理解されよう。同様に、マイクロ命 令Xはポップマイクロ指令以外に他のマイクロ指令を含 むこともできる。

マイクロ命令Xの実行中、ROSデータ・レジスタ65は、R OSアドレス・フィールドに符号化された戻り (POP) 操 作を有するマイクロ命令Xを有する。この戻り操作は、 前述の如くアドレス・レジスタ71に (S+1)、レジス タ72に (R+1)、レジスタ73に (P+1)、レジスタ 74にアドレス001 (16進数) を保有する戻りアドレス・ スタック70のポップ操作を生じる。マイクロ命令Xにお けるPOPマイクロ指令は戻りアドレス・スタック70をし て1つの場所だけポップさせる。マイクロ命令XのPOP マイクロ指令は、戻りアドレス・スタック70のレジスタ 71からアドレス (S+1) をポップさせ、またレジスタ 72の内容はレジスタ71にロードさせ、レジスタ73の内容 30 はレジスタ72にロードさせ、レジスタ74の内容はレジス タ73にロードさせ、値001 (16進数) をレジスタ74にロ ードさせる。アドレス (S+1) はアドレス・マルチプ レクサ1 60およびアドレス・マルチプレクサ2 62を 介してROSアドレス・レジスタ63にロードされ、ここで このアドレスは後でROSデータ・レジスタ65にロードさ れるROS24からのマイクロ命令 (S+1) を取出すため 使用される。このようにして、マイクロ命令Xの実行に 続いて、第2のレベルのサブルーチン104の実行がマイ クロ命令 (S+1) の実行と同時に再開する。

第2のレベルのサブルーチン104の実行は、マイクロ命 令Tに至るまでは、命令毎にマイクロ命令(S+1)か ら続行する。マイクロ命令Xの実行後およびマイクロ命 令Tの実行前は、戻りアドレス・スタック70はレジスタ 71にアドレス(R+1)を、レジスタ72にアドレス(P +1)を、またレジスタ73およびレジスタ74にアドレス 001 (16進数) を保有する。

第4図は、第2の割込みが生じなければ戻りアドレス・ スタック70の最上部からアドレス (R+1)をポップす ることによりマイクロプログラムの実行をマイクロ命令 50

(R+1) に戻すことになる副指令POPを保有するマイ … クロ命令Tの実行中に、第2のハードウエア割込みが中 断状態となることを示している。しかし、前述の如く、 ハードウエア割込み指令と同時にマイクロ指令POPが生 じると、戻りアドレス・スタック70のポップ操作はハー ドウエア割込みに対する応答と関連した暗黙のプッシュ 操作により取消される。従って、戻りアドレス・スタッ ク70はマイクロ命令Tの実行中ポップ操作およびプッシ ュ操作のいずれも行われず、スタックは、レジスタ71が アドレス (R+1) を、レジスタ72がアドレス (P+ 1)を、またレジスタ73およびレジスタ74がアドレス00 1 (16進数) を保有するように変更されない状態を維持 する。

マイクロ命令Tの実行中、プリネット59はアドレスYが アドレス・マルチプレクサ2 62を介してROSアドレス ・レジスタ63にロードされるように第2のハードウエア 割込みサービス・ルーチンに対するベクトル化アドレス を生成する。マイクロプログラムの実行は、命令Yおよ び命令2からなる第2のハードウエア割込みサービス・ ルーチン108における第1の命令であるマイクロ命令Y の実行と共に継続する。再び前述の如く、ハードウエア 割込みサービス・ルーチン内の各命令は最後のマイクロ 命令を除いてハードウエア割込みを禁止しなければなら ない。また、前述の如く、命令Yは禁止マイクロ指令に 加えて他のマイクロ指令を保有し、またマイクロ命令乙 は同様にマイクロ指令POPの以外に他のマイクロ指令を 保有することができる。

マイクロ命令2の実行中、ROSデータ・レジスタ65はROS アドレス・フィールドに戻り操作を保有することにな る。この戻し (POP) マイクロ指令は、戻りアドレス・ スタック70をして1つの場所だけポップ操作させ、これ によりレジスタ71のアドレス(R + 1)をアドレス・マ ルチプレクサ1 60およびアドレス・マルチプレクサ2 62を介して戻りマルチプレクサ61にロードさせる。更 に、レジスタ72の内容はレジスタ71の内容を置換し、レ ジスタ73の内容はレジスタ73の内容を置換し、レジスタ 74の内容はレジスタ72の内容を置換し、またアドレス00 1がレジスタ4にロードされる。このように、マイクロ 命令2の終りに、戻りアドレス・スタック70はレジスタ 71においてアドレス (P+1) を、またレジスタ72、7 3、74においてアドレス001 (16進数)を保有することに なる。

マイクロ命令Zにおけるマイクロ指令POPによる戻りア ドレス・スタック70のポップ操作は、マイクロプログラ ムの実行を第1のレベルのサブルーチン102におけるマ イクロ命令 (R+1) の実行と共に続行させることにな る。第1のレベルのサブルーチン102は、第1のレベル のサブルーチンに分岐したマイクロ命令の後のマイクロ 命令にマイクロプログラムの実行を戻すマイクロ指令PO Pを保有するマイクロ命令Uに至るまではそのマイクロ

命令の実行を継続する。マイクロ命令Uのマイクロ指令 POPが戻りアドレス・スタック70を1つの場所だけポップ操作してアドレス・(P+1)をアドレス・マルチプレクサ1 60およびアドレス・マルチプレクサ2 62を介してRGSアドレス・レジスタ63にロードさせる。これは、ROS24における場所 (P+1)にあるマイクロ命令をROSデータ・レジスタ65に対してロードさせてこれを実行させる。このように、マイクロプログラムの実行は、マイクロ命令 (P+1)のROSアドレス・フィールドによりアドレス指定される次のマイクロ命令が後続す 10る主ルーチン100におけるマイクロ命令 (P+1)と共に継続することになる。

29

第4図に示された事例の以上の論述から判るように、あるサブルーチンに対する分岐と関連した各々の明白にマイクロコード化されたマイクロ指令PUSHは、ハードウエア割込みに対する応答と関連する各々の暗黙に行なわれたプッシュ操作における如く戻りアドレス・スタック70をして1つの場所だけプッシュ・ダウンさせる。上記の事例から、戻りアドレス・スタックが3つの階層のレベルまでプッシュされたに過ぎず、最初のプッシュは命令20Pが第1のレベルのサブルーチンに対して分岐した時生じ、2番目のプッシュは命令Rが第2のレベルのサブルーチンに分岐した時生じ、3番目のプッシュは第1のハードウエア割込みサービス・ルーチンに対するベクトル化の準備中の命令Sの間に生じることが判る。

第4図の事例においては、戻りアドレス・スタック70のポップ操作は3回生じ、その最初は第1のハードウエア割込みサービス・ルーチンの完了時にマイクロ命令Xの間に生じ、2番目はマイクロ命令Zの実行中第2のハードウエア割込みサービス・ルーチンの終りに生じ、3番目は第1のレベルのサブルーチンが主ルーチンに戻る時マイクロ命令Uの実行中に生じる。通常、マイクロ命令Tにより第2のレベルのサブルーチンの終りに行なわれるポップ操作は、第2のハードウエア割込みサービス・ルーチンに対するベクトル化およびマイクロ命令Yの実行の開始と関連する暗黙のプッシュ操作により取消されたものである。

次に第5図に示された詳細な回路においては、前に用いたものと同じ照合番号がハードウエア機構の動作のため必要な詳細な回路に加えて示されている。第5図におい 40 ては、種々の要素の入出力のあるものに付された小さな丸はそれぞれ反転入出力を表わしている。

第5図においては、戻りアドレス・スタツク70は、Texa s Instruments社により製造され参考のため本文に引用 する同社の「The TTL Data Book for Design Eng ineers」第2版(1976年)に記載されたタイプSN74LS19 4なる12の4ピット両方向汎用シフト・レジスタからなる如くに示されている。第5図においては、戻りアドレス・スタック70における4つの12ピット・アドレスの最上位ピットを保持するシフト・レジスタ70Aと、4つの1 50

2ビット・アドレスの最下位の次のビットを保持するシフト・レジスタ70Kと、戻りアドレス・スタック70に記憶された4つの12ビット・アドレスの最下位ビットを保持するシフト・レジスタ70Lとのみが実際に示され、レジスタ70B乃至70Jは簡略化のため示さない。レジスタ71乃至74の各1ビットがシフト・レジスタ70A乃至70Lにそれぞれ格納されているため、第5図には戻りアドレスのレジスタ71乃至74が示されていることになる。12の4ビットのシフト・レジスタがブッシュ・ダウン・スタックとして使用される方法については以下に更に詳細に記述する。

第5図は、マイクロプロセッサ30を構成する種々の装置によって実行されるべきマイクロ命令を格納する読出し専用記憶装置24を示している。1つの操作サイクルにおいては、読出し専用記憶装置24はROSアドレス・レジスタ63の内容によりアドレス指定される。このため、このアドレスにより指定される場所の内容がROSデータ・レジスタ65に対して読込まれる。

第5図においては、ROSデータ・レジスタ65が第5図に 関して記述されるべき問題となる3つの異なる場合を示 す3つの個々のマイクロ命令を含む如く示されている。 実際の操作においては、一時にこれらのマイクロ命令の 1つのみがROSデータ・レジスタ65内に存在する。最上 段のマイクロ命令はマイクロ命令Sへの飛越しを実施し かつまたマイクロ指令PUSHを含む。このマイクロ命令 は、第2のレベルのサブルーチン104への分岐を行なう 第4図のマイクロ命令Rを示す。中段のマイクロ命令 は、マイクロ命令内のハードウエア割込み(HIビット) の2進数1へのセットによりハードウエア割込みを禁止 しない任意のマイクロ命令である。最下段のマイクロ命 令は、ROSアドレス・フイールド内にマイクロ指令POPを 保有し、かつマイクロ命令U、T、XまたはZの如き第 4図の命令POPのどれかであり得るマイクロ命令であ る。このマイクロ命令POPは、サブルーチンまたはハー ドウエア割込みサービス・ルーチンからの戻りを行なう ため使用される。

アクセスされるべき次のアドレスおよびマイクロプロセッサ30サプシステムを制御する次の指令を含むマイクロ命令ワードのフイールドは、第1図および第2図に示された機能案子に転送され復号される。各機能素子は、システムのタイミング操作の制御下でマイクロ命令ワードにより指定される所要の副指令を復号するための理論回路を含んでいる。

第1のレベルのサブルーチン102がマイクロ指令PUSHおよび禁止 (INH) と共にSへの分岐マイクロ命令を実施することにより第2のレベルのサブルーチン104を呼出す時、以下のようなシーケンスが行なわれる。分岐マイクロ命令は、読出し専用記憶装置24から続出されてROSデータ・レジスタ65にロードされ、分岐は続出しに続くサイクルにおいて、ビット位置零に2進数1を有するRO

Sアドレス・フィールドから生じる。分岐マイクロ命令 ワードはまた、戻りアドレスを戻りアドレス・スタック 70に格納するマイクロ指令PUSHおよびハードウエア割込 みを禁止するハードウエア割込み禁止のマイクロ指令と をそれぞれ有する。

更に、マイクロ指令JUMPは、ROSアドレス・フイールド のビット位置0から2進数1を受取りその出力において 2 進数 0 を生じるインパータ87によって復号され、その 結果ドライバ60Aの出力可能 (F) 入力側と接続される 信号JUMP-はその出力に対するドライバ60Aを可能状態 にし、これによりアドレス・マルチプレクサ1 60の出 力をマイクロ命令Sのアドレスを保有するROSアドレス ・フィールドのビット1乃至12にさせる。ドライバ60A は、アドレス・マルチプレクサ1 60を構成する唯1つ のバス・ドライバのみが如何なる時もその出力を使用可 能状態とするような3状態の出力を有するタイプのバス ・ドライバである。アドレス・マルチプレクサ1 60 は、第5図に示されるドライバ60Aおよび60B以上のもの からなり、第5図に示されたもの以外の他の入力も有す るが、第5図には本発明に関して有意義なものしか示さ 20 ない。

アドレス・マルチプレクサ2 62のA入力側に現われる アドレス・マルチプレクサ1 60の出力は、アドレス・ マルチプレクサ2 62の出力がROSアドレス・フイール ドのビット1乃至12に現われるマイクロ命令Sのアドレ スとなるように2進数1の状態にある選択入力 (SEL) によって選択される。アドレス・マルチプレクサ2 62 のこの出力は、命令Sが読出し専用記憶装置24でアドレ ス指定されるようにROSアドレス・レジスタ63にロード される。

アドレス・マルチプレクサ2 62および戻りマルチプレクサ61の選択 (SEL) 入力に現わる選択入力信号LDRSAR +は、マルチプレクサ62および61の入力AおよびBの間を選択するため使用される。ハードウエア割込みプリネット・エンコーダ59の活動状態の出力 (P) に現われる信号LDRSAR+は、もしエンコーダ59の出力Q1乃至Q8の1つが2進数0の状態にあるならば、2進数0の状態にある。もし入力IO乃至I10の内の1つが2進数0の状態にあり、またもしエンコーダ59の使用可能入力 (EN) に対して与えられる入力可能信号DISHIP+が2進数0の状態にあるならば、エンコーダ59の出力Q1乃至Q8の内の1つは2進数0の状態にあることになる。

望ましい実施態様においては、ハードウエア割込みプリネット・エンコーダ59は、Texas Instruments社により製造され同社の「The TTL Data Book for Design

Engineers」第2版に記載された2つのカスケード接続されたSN74148タイプの8対3優先順位エンコーダからなるものである。エンコーダ59のIO入力は、ハードウエアのクリア状態において2進数0となる信号である信号CLEARXーを受取るように接続されている。他の入力信50

32

号II乃至II0は、ハードウエア割込み要求またはハードウエア・エラー条件を表示する種々の信号に接続される。これら入力信号II乃至II0の内の1つが2進数0の状態にある時は常に、エンコーダ59は2進符号化された出力QI乃至Q8上に、サービスを要求する最も高い優先順位のハードウエア割込みもしくはハードウエア・エラーと対応する信号を生じる。

ROSデータ・レジスタ65に示される第1のマイクロ命令はハードウエア割込み禁止フィールドに2進数1を保有するため、信号RDDT34+が2進数1となってANDゲート84を部分的に可能状態にする。信号CLEARXーは、クリア状態ではないためこれもまた2進数1となる。ハードウェア・エラー条件が存在しないため、ANDゲート84の第3の入力、信号STOPIT+もまた2進数1となり、従ってANDゲート84の出力である信号DISHIP+は2進数1となってエンコーダ59の出力を使用不能状態にすることにより信号LDRSAR+を2進数1にする。

第1のマイクロ命令のマイクロ指令PUSHは、NANDゲート 83およびインバータ85と共にNORゲート80、81、82によ って復号される。副指令PUSHは、2進数000のAサブフ ィールドと、2進数X0X0のBサブフィールド(但し、X ビットは「can' t care」条件) と、2進数100のCサ ブフィールドを有することによりマイクロ命令ワードの 特殊制御フィールドで指定される。Aサブフィールドは NORゲート82に対してビット35乃至37を入力することに より復号され、その出力は副指令PUSHが指定されるなら ば2進数1となる。BサブフィールドはNORゲート81に 対してビット39および41を入力することにより復号さ れ、その出力は副指令PUSHが指定されると2進数1とな る。Cサブフィールドは、インバータ85によりビット42 30 を反転しかつNORゲート80に対する入力としてピット4 3、44と共にその出力を用いて復号される。NORゲート80 の出力は、もし副指令PUSHが指定されると2進数1とな る。もし副指令PUSHが特殊制御フィールドにおいて指定 されるならば、NANDゲート83に対する3つの入力は2進 数1となり、その出力である信号PUSHOPーを2進数0に する。

PUSH信号に対して、PUSHOPーがNANDゲート90に対する1つの入力において2進数0であり、これに対する他の入力である信号LDRSAR+が2進数1でハードウエア割込みが中断状態でも使用可能状態でもないことを表示する場合、NANDゲート90の出力である信号PUSHNT+は2進数1となって、マイクロ指令PUSHがROSデータ・レジスタ65内で復号化されて、戻りアドレス・スタック70に関するプッシュ操作が実施されるべきことを表示する。信号PUSHNT+はハードウエア割込みが中断状態でハードウエア割込みが可能状態になる場合にも2進数1となる。信号PUSHNT+はNANDゲート91の1つである。NANDゲート91に対する他の入力は、ORゲート86の出力である信号POPOPーを入力として受取るインバータ88から出力されるPOPO

P+であ。

ROSアドレス・フィールドのビット 0 乃至 4 は、マイク ロ指令POPを復号するため使用されるORゲート86に対し て入力される。もしビット0乃至4が2進数0であれ ば、ORゲート86の出力はポップ操作が実施さることを表 示する2進数0となる。マイクロ命令JUMP Sのビット Oが2進数1を含むため、ORゲート86の出力は2進数1 となってインバータ88の出力を2進数0にさせる。 NANDゲート91の1つの入力において2進数0である信号 POPOP+は、その出力である信号PUSPOP-を2進数1に させて、プッシュ操作とポップ操作の両方が同時に要求 されていないことを表示する。ANDゲート92の両方の入 力が2進数1に等しい場合、その出力である信号PUSNOT +は2進数1となってプッシュ操作が戻りアドレス・ス タック70に関して行なわれることを表示する。信号PUSN 0+がORゲート94の1つの入力において2進数1である 場合は、その出力の信号PUSNEN+は2進数1となってプ ッシュ操作が戻りアドレス・スタック70に関して行なわ れることを表示する。

33

ポップ操作信号POPOP+はまたANDゲート93に対する1つ 20 の入力である。ANDゲート93に対する両方の入力が2進数0である場合、その出力である信号POPNOT+は2進数0となってポップ操作が戻りアドレス・スタック70に関して行なわれないことを表示する。クリア操作が行なわれていないため、インバータ89の出力である信号CLEARX+は2進数0となり、従ってORゲート95に対する両入力は2進数0となり、その出力である信号POPNEN+を2進数0にさせてポップ操作が戻りアドレス・スタック70に関して行なわれないことを表示する。

...信号PUSNEN+は、12の4ピット両方向のシフト・レジス 30 タ70A乃至70Lの各々のシフト・モード入力S0と接続され る。同様に、信号POPNEN+は、12の4ビットの両方向の シフト・レジスタ70A乃至70Lのシフト・モード入力S1と 接続される。シフト・モード入力SOとS1は、この入力SO とSIが2進数0と等しい時は、シフト・レジスタのクロ ック (C) に入力におけるクロック信号が2進数0の状 態から2進数1の状態に変換する時に、シフト・レジス タのシフト動作又は並列ローディングが生じないように 2進符号化されている。SOが2進数0でありS1が2進数 1の状態である時、左方のシフト (POP) 操作がシフト ・レジスタがクロックされると実施される。SOが 2 進数 1 でありS1が 2 進数 0 である時、右方のシフト (PUSH) 操作がシフト・レジスタがクロックされると行なわれ る。SOおよびS1の両方が2進数1である時、各シフト・ レジスタ内の全ての4ビット位置の並列ローディング が、クロックが2進数0の状態から2進数1の状態に変 換する時に行なわれる。12の4ビットの両方向のシフト ・レジスタの各々のリセット(R)入力は、レジスタが システムの作動中リセット(クリア)されないため、2 進数1にセットされる。

ROSデータ・レジスタ65における現在のマイクロ命令の実行の後期において、また次のマイクロ命令のアドレスがROSアドレス・レジスタ63に対してロードされた後、シフト・レジスタ70A乃至70Lのクロック操作によって戻りアドレス・スタック70をクロックするのに用いられたクロック信号PSTROB+またはROSアドレス履歴レジスタ66のクロック操作のためにも使用される。従って、2進数0から2進数1の状態に変換する信号PSTROB+による戻りアドレス・スタック70に対する戻りアドレスのクロック動作と同時に、ROSアドレス・レジスタ63において見出される次のアドレスを用いて取出されるべき読出し専用記憶装置24における次の場所のアドレスは、次のマイクロ命令の実行中早期に現在のアドレスとして使用するためROSアドレス履歴レジスタ66にロードされることになる。

アドレスSのROSアドレス・レジスタ63からROSアドレス 履歴レジスタ66に対するクロック操作に先立つ現在のマ イクロ命令の実行中早期に、ROSアドレス履歴レジスタ6 6は場所Sに対する飛越しを指定するROSデータ・レジス タ65におけるマイクロ命令(即ち、第4図におけるマイ クロ命令R) のアドレスを含んでいる。このため、マイ クロ命令Rの実行中早期に、ROSアドレス履歴レジスタ6 6は現在のアドレスRを保有することになり、また増分 機構64の出力は戻しマルチプレクサ61の入力Aにおいて 現われるアドレス (R+1) となる。以上で明らかなよ うに、マイクロ命令JUMP Sの間選択信号LDRSAR+は2 進数1となって戻りマルチプレクサ61の入力AをそのQ 出力に対して使用可能状態にさせる。このため、シフト ・レジスタ70A乃至70Lの右方シフト直列入力側(RI)に 現われる信号STKI00乃至STKI11は2進数アドレス(R+ 1) と対応することになる。このように、クロック信号 PSTROB+がマイクロ命令JUMP Sの実行中遅く生じる 時、アドレス (R+1) はシフト・レジスタ70A乃至70L の右方へ1位置のシフトにより戻りアドレス・スタック 70に対してプッシュされることになる。

割込みを禁止してマイクロ指令PUSHを実行する第1のマイクロ命令であるマイクロ命令JUMP Sに関して第5図のロジックの機能について記述したが、ROSデータ・レジスタ65に示された第2と第3のマイクロ命令の実行について次に論述する。第5図に示された第2と第3の両方のマイクロ命令は特殊制御フィールドにプッシュ操作を含まない。従って、これら両方の命令の実行中、マイクロ指令PUSHの復号のため使用されるNANDゲート83の出力は2進数1となってプッシュ操作がこのマイクロ命令内では復号されないことを表示する。

第2のマイクロ命令は、前述のように、そのROSアドレス・フィールドに「次に読み出されるべきマイクロ命令」のROM24内のアドレスを含む。従ってこの第2のマイクロ命令には正規順序のマイクロ命令の他サブルーチン分岐以外の分岐命令を含む。

次に第2のマイクロ命令については、ビット位置34におけるハードウエア割込みの禁止ビットが2進数0であってハードウエア割込みが許容されることを表示することが判る。この2進数0の状態はANDゲート84の中間の入力において信号RDDT34+として現われるその出力である信号DISHIP+を2進数0の状態にさせ、これによりハードウエア割込みプリネット・エンコーダ59に対する入力を可能にする。もし2進数0の状態のハードウエア割込み信号が存在せず、2進数0の状態のハードウエア・エラー信号が存在せず、クリア状態も存在しなければ、エリンコーダ59の全ての入力IO乃至I10は2進数1の状態にあり、従ってエンコーダ59の出力Pにおける活動状態の

出力信号である信号LSRSAR+が2進数1となる。

信号LSRSAR+が2進数1であり信号PUSHOPーが2進数1であってブッシュ操作が指定されないことを表示する場合は、NANDゲート90の出力である信号PUSHNT+は2進数0となり、マイクロ指令PUSHも存在せずあるいはハードウエア割込みの中断状態もないため、ブッシュ操作が実施されないことを表示する。ANDゲート92の1つの入力が2進数0である場合は、その出力信号PUSNOT+はORゲ20ート94の1つの入力において2進数0となる。もしクリア操作が実施されていなければ、ORゲート94の他の入力である信号CLEARX+は2進数0となる。従って、ORゲート94の出力である信号PUSNEN+は2進数0となる。

ポップ操作が第2のマイクロ命令のROSアドレンス・フ ィールドにおいて指定されないため、インバータ88の出 力である信号POPOP+は2進数0となってポップ操作が 指定されなかったことを表示する。ANDゲート93の1つ の入力における2進数0である信号POPOP+はその出力 である信号POPNOT+を2進数0にさせる。ORゲート95に 30 対する両入力が2進数0であれば、その出力である信号 POPNEN+は2進数0となる。シフト・レジスタ70A乃至7 OLの入力における両方のシフト・モード信号SOおよびS1 は2進数0であるため、シフト・レジスタは、2進数0 の状態から2進数1の状態に変換しつつある信号PSTROB +によりクロックされる時にシフトも並列ローディング のいずれも行なわず、従ってこのマイクロ命令の実行中 ブッシュ操作またはロード操作のいずれも行なわれるこ A 42 4 7 3 12

この第2のマイクロ命令の実行中、アドレス・マルチプ 40 レクサ2 62に対するA入力が、選択信号LDRSAR+が前述の如く2進数1であるため、そのQ出力側にゲートされる。従って、アドレス・マルチプレクサ1 60の出力はROSアドレス・レジスタ63に対してロードされる。現在のマイクロ命令の実行中遅く、戻りマルチプレクサ61の出力が2進数0の状態から2進数1の状態に変換する信号PSTROB+によりストロープされる時、現在の第2のマイクロ命令の次のアドレスを含むROSアドレス・レジスタ63の出力がROSアドレス履歴レジスタ66に対してロードされる。その後、次のマイクロ命令が現在のマイク 50

口命令として実行される時、ROSアドレス履歴レジスタ6 6はその現在のアドレスを保有することになる。

もしハードウエア割込みが2進数0であるビット34により可能状態にされているこの第2のマイクロ命令の実行ハードウエア割込みが生じるならば、エンコーグ59のP出力からの活動状態の出力信号であるLDRSAR+は2進数0となってハードウエア割込み、またはエラー条件、またはクリア状態が生じたことを表示し、アドレス・マルチプレクサ262の入力Bがその出力Qに対して可能状態にされる。アドレス・マルチプレクサ262に対する入力Bは8つの最上位ビットにおける8つの先行する2進数0と共にエンコーグ59からの2進数符号化ビットQ1乃至Q8からなり、その結果アドレス・マルチプレクサ262のQ出力は特定のハードウエア割込みまたはハードウエア・エラーまたはクリア状態を取扱うようにプログラムされたハードウエア割込みサービス・ルーチンの開始位置と対応する12ビットの2進アドレスとなる。

アドレス・マルチプレクサ2 62の出力はROSアドレス・レジスタ63に対して入力され、これから読出し専用記憶装置24に対して出力され、その結果ハードウエア割込みサービス・ルーチンの最初のワードの取出しおよび実行が可能となる。ハードウエア割込みサービス・ルーチンの最初のワードのアドレスはまた、ROSデータ・レジスタ65における第2のマイクロ命令の実行中に信号PSTAOB+がクロック(2進数0の状態から2進数1の状態へ変換)する時、ROSアドレス・レジスタ63からROSアドレス履歴レジスタ66へロードされる。このアドレスがROSアドレスをレジスタ63からROSアドレス履歴レジスタ66へロードされる。このアドレスがROSアドレス・レジスタ63からROSアドレス履歴レジスタ66へクロックされると同時に、戻りマルチプレクサ61の出力が戻りアドレス・スタック70に対してプッシュされる。

この戻りマルチプレクサ61の出力は、この戻りマルチプレクサ61の入力Bに現われる形式的な次のマイクロ命令アドレスとなるアドレス・マルチプレクサ1 60の出力である。前述の如く、戻りマルチプレクサ61の入力Bは、エンコード59からの活動状態の出力が存在する時は常に選択信号LDRSAR+が2進数0であるため、その出力Qに置かれる。シフト・レジスタ70A乃至70Lは、ORゲート95からの信号PUSNEN+が2進数1でありかつORゲート95からの信号POPNEN+が2進数0である故に、プッシュ操作(右方シフト)を行なう。ゲート90乃至95に対する入力において信号LDRSAR+が2進数0であり、信号PUSHOPーが2進数1であり、信号POPOP+が2進数0である故に、信号PUSNEN+は2進数1であり、信号POPNEN+は2進数1であり、信号POPNEN+は2進数0となるが、このゲートの作用については前に述べた。

第5図におけるROSデータ・レジスタ65に示された第3 のマイクロ命令の実行中、ポップ操作がROSアドレス・ フィールドにおいて指示される如く実施される。前に示 したポップ操作はORゲート86によって復号され、その出 力である信号POPOPーは2進数0となってポップ操作が実施されることを表示する。2進数0である信号POPOPーは、アドレス・マルチプレクサ2 62の入力Aがシフト・レジスタ70A乃至70Lの出力QAと対応する12ビットである信号STK000乃至STK011となるように、アドレス・マルチプレクサ1 60の内部のドライバ60Bの出力を可能状態にする。これら12の信号は、戻りアドレス・スタック70内部の最上位にあるアドレスと対応している。ドライバ60Aの出力は2進数1である信号JUMPーにより使用不能状態にされる。このように、アドレス・マルチプレ 10

クサ1 60の出力は、第4図のレジスタ71の内容と対応

する戻りアドレス・スタック70における最上位にあるア

ドレスとなる。

このPOPマイクロ命令の実行中は、ハードウエア割込み は生じない。アドレス・マルチプレクサ2 62の入力A は、出力Qとして出力されるよう選択され、これにより 読出し専用記憶装置24から取出されるべき次の命令のア ドレスを指定するROSアドレス・レジスタ63にロードさ れる。ハードウエア割込みが生じないこのようなPOP命 令の場合のように、読出し専用記憶装置24から読出され 20 る次の命令は、戻りアドレス・スタック70内の最上位の 場所によりアドレス指定された命令となる。このPOPマ イクロ命令の実行中にハードウエア割込みが生じなけれ ば、エンコーダ59により出力される信号LDRSAR+は2進 数1となり、その出力がいずれも活動状態でないことを 表示する。プッシュ操作が特殊制御フィールドに指定さ れなかったため、NANDゲート83からの信号PUSHOPーは2 進数1となり、従ってNANDゲート90の出力である信号PU SHNT+は2進数0となってプッシュ操作が行なわれない ことを表示する。もしクリア操作が2進数0である信号 30 CLEARX+により表示される如く生じなければ、ORゲート 94の出力である信号PUSHEN+は2進数0となり、ORゲー ト95の出力である信号POPNEN+は2進数1となって左方 のシフト (POP) 操作がシフト・レジスタ70A乃至70Lに より実施されることを表示する。この状態は、信号PUST ROB+が2進数0の状態から2進数1の状態に変換する 時、1つの場所だけ戻りアドレス・スタック70をポップ 操作させることになる。

シフト・レジスタ70A乃至70Lの左方のシフト操作が生じる時、12の4ビットシフト・レジスタの左方シフトの直40列入力(LI)におけるビットがシフト・レジスタに対してロードされる。第5図において判るように、シフト・レジスタ70A乃至70Kはこの入力に2進数0を保有し、シフト・レジスタ70Lはこの入力において2進数0を保有し、このため16進数値でロードされる第4図の戻りアドレス・スタック(レジスタ74)内の最下位の場所が001として使用される結果となる。この001の値は、もしこの001の16進数がスタックの最上部からポップ・オフ操作される場合に生じるスタックの過剰ポップ操作の場合を取扱うようマイクロプログラムされたルーチンの読出50

し専用記憶装置24内のアドレスとして使用される。
16進数001のこの同じROSアドレスは、クリア操作が実施される時戻りアドレス・スタック70のレジスタ71乃至74に対して同時にロードされる。これは、シフト・レジスタ70A乃至70KのPIA、PIB、PICおよびPID入力に2進数0を、またシフト・レジスタ70Lの対応する入力に2進数1を入力し、クリア操作の間2進数0の状態から2進数1の状態へ変換する信号PSTROB+によりクロックされる時、これらのレジスタのSOおよびS1入力に2進数0に等しい信号PUSNEN+およびPOPNEN+を入力して並列ローディングを行なうことにより実現される。これは、クリア操作の間CLEARX+が2進数1であり、これによりORゲート94と95の出力が2進数1に強制されてシフト・モード選択信号SOおよびS1が共に2進数1に等しくなるようセットされることによって行なわれる。

第4図に関して前に述べたように、もし第5図に示された第3図のマイクロ命令の場合のようなポップ操作を含むマイクロ命令の実行中にハードウエア割込みが生じるならば、このハードウエア割込みと関連するブッシュ操作がこのマイクロ命令のポップ操作を取消し、戻りアドレス・スタックはブッシュ操作およびポップ操作のいずれも行なわれない。これが行なわれる方法について、第5図に関して次に記述しよう。

もしROSアドレス・フィールドにポップ操作を含む第3 のマイクロ命令が 2 進数 0 のハードウエア割込み禁止ビ ッドを含む場合は、POPマイクロ命令の実行中ハードウ エア割込みが生じ得る。前に示したように、POPマイク ロ指令を含むマイクロ命令の実行中、ドライバ60Bの出 力が、アドレス・マルチプレクサ1 60の出力が戻りア ドレス・スタック70の最上部に含まれる戻りアドレスと なるように使用可能状態にされる。アドレス・マルチプ レウサ1 60の出力は、アドレス・マルチプレクサ2 62の入力Aおよび戻りマルチプレクサ61の入力Bに対し て与えられる。ここで、もしハードウエア割込みが生じ ると、エンコーダ59からの信号LDRSAR+は2進数0でア ドレス・マルチプレクサ2 62と戻りマルチプレクサ61 の両方の入力Bを選択する。このように、アドレス・マ ルチプレクサ2 62の出力は、ハードウエア割込みサー ビス・ルーチンが位置されるエンコーダ59により決定さ れる如きベクトル化アドレスとなる。戻りマルチプレク サ61の出力は、戻りアドレス・スタック70の最上部の出 力であるドライバ60Bの出力となる。

このようにして、ROSアドレス・レジスタ63は中断状態の最も高い優先順位の割込みと関連するハードウエア割込みサービス・ルーチンの起動アドレスがロードされ、この場所は読出し専用記憶装置24から取出されてハードウエア割込みサービス・ルーチンの実行を開始することになる。信号LDRSAR+が2進数0であれば、NANDゲート90の出力である信号PUSHNT+は2進数1となって、プッシュ操作が戻りアドレス・スタック70に対して行なわれ

るべきことを表示する。POPマイクロ指令がROSアドレス ・フィールドにおいて符号化されているため、ORゲート 86の出力である信号POPOPーは2進数0となり、これに よりインバータ88の出力である信号POPOP+Qを2進数 1にさせてポップ操作が戻りアぶレス・スタック70に対 して行なわれるべきことを表示する。NANDゲート91の両 入力が2進数1であれば、その出力である信号PUSPOPー は2進数0となってプッシュ操作およびポップ操作の両 方が戻りアドレス・スタック70に対して同時に行なわれ るべきことを表示することになる。

2進数○である信号PUSPOP-はANDゲート92と93を使用 不能状態にし、信号PUSNOT+およびPOPNOT+を2進数0 にさせてプッシュ操作およびポップ操作のいずれも行な われないことを表示する。クリア操作が実施されていな いため、信号CLEARX+は2進数0となり、従ってORゲー ト94と95の出力は2進数0となってシフト・レジスタ70 A吞至70Lに対してシフト操作もロード操作も行なわれな いことを表示する。従って、マイクロ命令内のPOPマイ クロ指令はハードウエア割込みの暗黙のプッシュ操作を 取消し、その結果戻りアドレス・スタック70のプッシュ 20 操作、ポップ操作あるいは並列ローディングのいずれも 生じることがない。

以上の論述から、NANDゲート91がプッシュ操作およびポ ップ操作の同時の発生を検出し、かつこの条件が生じる 時戻りアドレス・スタック70の同時のプッシュ操作およ びポップ操作を禁止するために使用されることが判るで あろう。この条件は、POPマイクロ指令がマイクロ命令 内に符号化されており、同時にハードウエア割込みが生 じる時に生じ得るが、その組合せはスタックのいずれの 方向の移動も阻止する。以上の論議から、最下位のレジ 30 スタがスタックの過剰ポップ操作の検出のため使用され るルーチンのアドレスによりポップ操作される毎にスタ ックの最下位のレジスタにおいてロードされる方法、お よびスタック内の各レジスタが過剰ポップ・サービス・ ルーチンのこのアドレスを含むようにクリア操作の間に スタックが初期化される方法もまた明らかになろう。 望ましい実施能様について記述したが、当業者により他 の変更例もまた容易に示唆されよう。例えば、もしハー ドウエア割込みがハードウエア割込みサービス・ルーチ ンの間禁止されなければ、本発明のスタック機構はハー 40 ドウエア割込みのネストのため使用することができる。 また、望ましい実施態様は4ピットのシフト・レジスタ に関して記述したが、もしこれ以上のビットを含むレジ スタが使用されれば、スタックのプッシュ・ダウン深さ は拡張されたシフト・レジスタにおけるビット数と等し くなり、このためサブルーチンおよび割込みの比較的大 きなネスティング深さを許容することになる。更に、米 国特許第3,909,797号に記載される如きフリップフロッ プからなるレジスタからなるスタック機構は、同時のプ ッシュ操作およびポップ操作を行なう試みを検出するた 50

め使用される本発明のロジックがプッシュ操作およびポ ップ操作のいずれも行なわれないように使用されること を前提として、望ましい実施態様のシフト・レジスタの 代りに使用することもできる。

40

サブルーチンに対するROSアドレス・フィールドは条件 付きもしくは無条件の分岐のいずれでもあり得ることを 留意されたい。このことは、次のアドレスが読出し専用 記憶装置24からのマイクロ命令のROSアドレス・フィー ルドによって連続的に与えられるため、本文に記述した 10 システムにおいては特に有利である。それにも拘らず、 この特質はシーケンス・カウンタが使用される如きアド レス指定方法においても等しく適用可能である。両方の アドレス指定方法は、もしサブルーチンへの分岐が行な われなかった場合、直ちに実行されたであろう次の命令 のアドレスの格納を可能にするPUSHマイクロ指令の使用

本発明についてはその望ましい実施態様に関して示し記 したが、当業者によれば、本発明の主旨および範囲から 逸脱することなく上記および他の形態および詳細の変更 が可能であることが理解されるであろう。

【図面の簡単な説明】

第1図は本発明を使用するデータ処理システムを示す全 体プロック図、第2図は本発明の原理を実施する第1図 のマイクロプロセッサの制御領域の一部を示すプロック 図、第3図は第1図のマイクロプロセッサのファームウ エア・マイクロ命令ワード・フィールドを示す図、第4 図は本発明に従って主ルーチンにおいて開始し、2つの サブルーチンおよび2つのハードウエア割込みサービス ・ルーチンを続行するマイクロプログラムのマイクロ命 令の実行を示すフロー図、および第5図は本発明による 第2図の制御領域において使用される回路を示す理論的 プロック図である。」

10……主記憶装置、12……主記憶装置モジュール0、 14……主記憶装置モジュール1、16……主記憶装置モジ

20……中央演算処理装置 (CPU) 、22……モニター・ロ ジック、゛

24……読出し専用記憶装置(ROS)、26……主要バス、

30……マイクロプロセッサ、32……データ操作領域、 34……メモリー管理装置 (MMU) 、36……制御領域、

37……プロセッサ・パス、38……内部パス、

40……入出力バス、42……入出力コントローラ、

44……周辺装置、50……テスト・フリップフロップ、

51……Fレジスタ、52……Fカウンタ、

53……ソフトウエア割込みレジスタ、

54……ソフトウエア割込みプリネット、55……アドレス 生成部分、

56……テスト分岐ロジック、57……主分岐ロジック、

58……レジスタ、59……プリネット、

60……アドレス・マルチプレクサ1、61……戻りマルチ

プレクサ.

62……アドレス・マルチプレクサ 2、63……ROSアドレス・レジスタ、

41

64……増分機構、65……ROSデータ・レジスタ、

65……ROSアドレス履歴レジスタ、70……戻りアドレス・スタック、

71~74……レジスタ、80~82……NORゲート、

83……NANDゲート、84……ANDゲート、

*85……インバータ、86……ORゲート、

87~89……インパータ、90、91……NANDゲート、

92、93……ANDゲート、94、95……ORゲート、

100……主ルーチン、102……サブルーチン、


104……サブルーチン、

106……ハードウエア割込みサービス・ルーチン、

108……第2のハードウエア割込みサービス・ルーチ

* ン


【第1図】




【第3図】

0 12	13 17	18 22	23 25	26 30	33 33	34	35 37	38 41	4 4	45 47
ROS TFVZ	レジスタ. ファル アドレス	ALU 制御袋蓋	制御	レジスタを更 フィールド	-	いしドウェア	A 特別	B 本か!* フィ	ロント	D


【第2図】




【第4図】



【第5図(2の1)】



【第5図(2の2)】



.1

フロントページの続き

(72) 発明者 ジョン・ジエイ・ブラツドレー アメリカ合衆国マサチユーセツツ州01701 フラミンガム・プレザント・ストリート 596

(56) 参考文献 特開 昭55-52152 (JP, A) 特開 昭50-128429 (JP, A) 特開 昭54-106142 (JP, A) 特公 昭56-4943 (JP, B2)